ハイパフォーマンス コンピューティング (1994.12.14)

キャリヤ生成結合項がn-MOSデバイスの数値シミュレーション上に及ぼす影響と問題点

青木 孝, 村田 健郎

神奈川大学 理学部 情報科学科

電子・正孔の2キャリヤn-MOSデバイスモデルにおいて,移流拡散方程式のキャリヤ生成結合項が付加される ことによる数値シミュレーション上の負荷を検討した.その結果,2段階あみ目とリゾーニングを併用する方法がC PU時間短縮には有効であることが分かった.また,GR項の影響を数値シミュレーションと物理現象との両面で比較した.

The problem and effect of generation-recombination term in numerical simulation

Takashi Aoki, Kenrou Murata

Faculty of Science, Kanagawa univ.

Hiratsuka Kanagawa 259-12 JAPAN

In this paper we investigate the problem and effect for 2 carrier n-MOS device simulation with carrier generation-recombination term in diffusion equations As a result, we affirm the validity of the method which takes 2-step mesh sizing and rezoning for shortening of CPU time. Then, we evaluate the result of simulations physically. 1 はじめに

n-MOSトランジスタの定常動作を数値シミュレーションするモデルは, 電位ψについてのポアソン方程式と電 子密度 n と正孔密度 p の移流拡散方程式との連立系である.定常解を得る場合には次式となる.

d	i	v	$[-\varepsilon \nabla \phi] = e (p - n + C), C = -N_3 + N_d$	(1)
d	i	v	$[-D_n \nabla n + (\mu_n \nabla \phi) n] = G R$	(2)
d	i	v	$\left[-D_{\mathfrak{o}}\nabla p - (\mu_{\mathfrak{o}}\nabla \phi) p\right] = GR$	(3)

ここで, e は定数, C, ε は場所の関数で, それぞれ不純物のドービング濃度, 誘電率を表す. D, μは, 電位φと 場所の関数で, μ/D=38.68のアインシュタインの関係にある. μはモビリティで, 山口モデル(S;O₂/S ;界面散乱効果)に従い計算する.

 $\mu^{Y} = \mu^{\text{LIE}} / (1 + |E \perp | / E^{\text{crit}})^{.0.5}, E^{\text{crit}} = 6.49 \text{ D} 4 [V / \text{cm}]$ $\mu^{\text{LIE}} = \mu^{\text{LI}} / (0.5 + 0.5 \cdot (1 + (2 \mu^{\text{LI}} \cdot \text{E} / \text{v}^{\text{sat}})^2)^{0.5})$ ここで. $C_{\theta} = (1 + C_{1} / (C^{ret} + C_{1} / S))^{\theta.5}, \quad \mu^{L1} = \mu^{L} / C_{\theta}$ C^{r*1}=3.0D16[cm]⁻³, S=350, C₁は(イオン化された)不純物濃度, $v^{sat} = 1$, 05D7 [cm/sec]

μ [] [の有名なモデルは、Scharieter・Gummelのモデルであるが、予備的なテストの結果は、上記の AIIeyのモデルと比べ,相違はドレイン電子電流において1%程度であったので,AIIeyのもの^[4]に固定し た. G R は, n - p キャリヤの生成結合項で, n, p, øと場所の関数である.

本論文では、このGR項をn-MOSモデルに組み込まない場合(GR=0)と、組み込む場合で、数値シミュレ - ション上どのような影響と問題点があるかを検討する. あわせて数値結果と物理現象との評価も行う. なお, CP U時間はHITAC M680 IAP付きで計測してある.

2 数値シミュレーションモデル

式(1)(2)(3)をCV法によって離散化し、ガンメルの方法に習って計算可能な反復スキームを作る、ボア ソン方程式の残差を収束判定に用いて,初期値φ^(ε), n^(ε), p^(ε)から逐次 k 回目の解析結果φ^(k), n^(k), p^(k) を更新していく(図1). 電子密度 n と正孔密度 p は, 近似的には, 電位 φ の関数として次式のように指数関係的に

近似初期値φ⁽⁰⁾, n⁽⁰⁾, p⁽⁰⁾を作る. k = 0 | d i v [-ε▽φ^(k+1)] - e (p^(k+1) - n^(k+1) + C) | > E P S N O :ポアソン方程式の残差で収束判定 ①ポアソン方程式 div [-ε∇φ^(k+1)] + e (p^(k) + n^(k)) φ^(k+1) = e (p^(k)+n^(k)) $\phi^{(k)}$ +e (p^(k)-n^(k)+C) を解く ②電界 $E^{(k+1)} = E(\phi^{(k+1)}) = -\varepsilon \nabla \phi^{(k+1)}$ の計算 ③電子の移流拡散方程式 d i v $[-D_n \nabla n^{(k+1)} + (\mu_n \nabla \phi^{(k+1)}) n^{(k+1)}] = G R^{(k)} E K \langle k \rangle$ ④正孔の移流拡散方程式 d i v $[-D_c \nabla p^{(k+1)} + (\mu_c \nabla \phi^{(k+1)}) p^{(k+1)}] = G R^{(k)} \varepsilon 解 \zeta$ ⑤電流密度 $J_n^{(k+1)} = J_n (n^{(k+1)}, \phi^{(k+1)}) J_c^{(k+1)} = J_c (p^{(k+1)}, \phi^{(k+1)}) \sigma$ 計算 ⑥キャリヤ生成結合項 $GR^{(k+1)} = GR(n^{(k+1)}, p^{(k+1)}, E^{(k+1)}, J_n^{(k+1)}, J_s^{(k+1)})$ の計算 k = k + 1

図1 ガンメルの反復手順

結ばれていることを考慮して,次式のφの一次近似の項を主要項と考えて左辺扱いにする(ガンメルの方法).

 $n = n; e \ge p [\alpha (\phi_{o} - \phi)], p = n; e \ge p [\alpha (\phi - \phi_{n})]$ $\alpha = 3 8.68, n_i = 1.5 D 1 5, \phi_c, \phi_n は場所の関数$

移流拡散方程式(2)(3)については、ベルヌーイ(指数)差分が必須であり中心差分では、セル・ペクレ数を2

-24-

以下におさえることが実用上不可能である(また、できたとしても精度的にはなはだ劣る).

このガンメル法の反復スキームでは、初期値 $\phi^{(0)}$ 、 $n^{(0)}$ 、 $p^{(0)}$ の重要性が分かっている.予想される解 ϕ 、n、 pに近い解を初期値として与えないと非線形性のために解けない.初期値のよしあしによってCPU時間も大きく違ってくる.例えば、生成結合項GRを組み込むモデルを解析する場合に、GRを考慮した近似結果 $\phi^{(0)}$ 、 $n^{(0)}$ 、 $p^{(0)}$ を初期値として使う時と、GRなしの近似結果を初期値として使う時ではガンメルの反復回数に大きく影響を与える.表1のように、GR項の効果が現れるドレイン電圧VD = 6.0 [V]、ゲート長Lo=0.6 [μ m]、ゲート電圧Vo=3.0 [V]では、GRなし近似初期値を使う方が1.23倍ガンメル反復が増える.反復1回当りのポアソン方程式解法のICCG反復回数、移流拡散方程式($n \ge p$)解法のBCGSTAB3(VAN DER VORSTによる)反復回数も増加する.初期値を作る時間まで全体で考えても、Vo=6.0 [V]で、CPU時間としては、GRあり初期値の場合が(325+4053=4378)秒、GRなし初期値の場合が(213+5114=5327)秒で、やはり2割ほどGRなし初期値の方が増加する.なお、数値上注目する計算点は、ゲートドレイン端とし、図2に丸印で位置を示す.

表1 初期値の違いによるСРU時間の比較(ゲート長0.6 [μm], V₆=3 [V])

V D	初期 値	ガンメル 反復	I C C G (φ) , B C G 反復 (n , p)	C P U 時間	ドレイン 電子電流	ゲートドレイン 端のGR
6.0	G R あり	155 (1.0)	716 9440 7215 [4.6] [60.9] [46.5]	4053 (1.0)	0.532174 (100%)	0.958228D27
[Y]	G R なし	192 (1.23)	- 1166 11875 9087 [6.0] [61.8] [47.3]	5114 (1.26)	0.532168 (0.001%)	0.958221D27
L			([]は,:	ガンメル反行	复1回当りの平均)

また,現在シミュレーションでは,図2のように,ゲート端から基板まで2.4 [μm] とっており,ポアソン方 程式はこの全面で計算するが,移流拡散方程式(nとp)は,計算時間短縮のために適切にカットして計算する場を 設定する(図2のLYS=1.2 [μm]).1段あみ目の時には,カットした境界でのn,pの値は,中性領域の 範囲内でカットするという約束で,基板の固定境界条件と同じ値をカット線の固定境界条件として近似的に用いる.



例えば、GR項を組み込まない場合で、ゲート長L_g=0.6 [μm]、ドレイン電圧V_B=6.0 [V]、ゲート 電圧V_G=3.0 [V]の全面とゲート端から基板方向へ向かって1.2 [μm]の所までの場で移流拡散方程式(n とp)を解いた時の比較は、表2のようになる.移流拡散方程式を解く場の範囲を空乏層の基板側の中性領域でカッ トする場合には、表2のようにドレイン電子電流値の相対的相違は、0.1%以下となる、半分カットしたことによ り、CPU時間は、およそ2割の短縮である、実際には、ページスワップの負担が大幅に減って、本人にとっては待 ち時間が大幅に減り、また、同時に走らすTSS応答時間が大いに軽減される。

3 2段階あみ目法の効用

これまでの研究から、CPU時間を節約するために、CV法の離散化に2段階あみ目法を応用してガンメル反復の 初期値 $\phi^{(0)}$, n⁽⁰⁾, p⁽⁰⁾を作成する方法が優れていることが分かっている. 最終的に解析したいメッシュの場(例 えば、ゲート長0.6 [μ m] で基板方向130分割、チャネル方向223分割、よって元数130×223=28 990)の半分の粗さのメッシュの場(元数71×111=7881)で粗く解析しておいて、その数値結果を内挿 して最終的な場(粗メッシュ×2)のガンメルの近似初期値をつくる. 直接に最終メッシュで解析する場合と、2段 階あみ目法を応用して、まず近似初期値を作ってから最終メッシュで解析する場合を比較した一例を表3に示す. ゲ

表2 移流拡散方程式(nとp)の場をカットした結果

21 -	15 010 14 1001	J , 1				
場のカット LYS	ガンメル 反復	I C C G B C G 反	(φ), 復(n,	p)	C P U 時間	ドレイン 電子電流
全面 2.4µm	93 □	1249	6732	4152 回	2875 sec (1.0)	0.466000 (100%)mA
カット 1.2μm	93	1249	6768	3435	2511 (0.873)	0.466000 (100%)
(ゲート長り	6 [// m]	. V 6 =	3 [V]	. V n =	=6 [V],	GR = 0)

表3 2段階あみ目法を応用した初期値作成の効果

GR	手順	初期值作成	最終メッシュ の解析	C P U 時間会計	ドレイン 雪子雷流
GR	直接に最終	0 Sec	2511 sec	2511 sec (1.0)	0.466000 (100%)mA
= 0	2 段階あみ 目法の応用	212	854	1066 (0.424)	0.464843 (0.248%)
GR	直接に最終 メッシュ	0	計算不能/ 途中打ち切り	— sec	m A
入り	2 段階あみ 目法の応用	325	4053	4378	0.532174

(ゲート長0.6 [µm], V_G=3 [V], V_D=6 [V])

長4	2	段階	あ	み目	E	IJ	1		2	ク	併用	法	の =	手用	頁
----	---	----	---	----	---	----	---	--	---	---	----	---	-----	----	---

従来の方法	2段階あみ目とリゾーニングの併用法
 ① V_D = 6 [V], V_G = 0 [V] 粗いメッシュ, ガンメル法の収束判定値 : E P S N O = 1.0 D - 2, 移流拡散 方程式の場はLYS = 1.2 [μm] で カット 	①左と同じ
 ② V_D=6 [V], V_G=3 [V] 粗いメッシュ, EPSNO=1.0D-2, 結果を内挿(×2)して2段階あみ 目の初期値を作る 	②左と同じ
 ③ V_p=6 [V], V_g=3 [V] 精しいメッシュ, EPSNO=0.5D -3 (必要精度) 	 ③「V_D=6 [V], V_G=3 [V] 精しいメッシュ, EPSNO=1.0D -2として解析を担く(③の途中)打ち 切る
	 ④ V_p = 6 [V], V_g = 3 [V] 手順③ ⁻ の結果をゲート端から基板方向に0.4 [µm]の範囲で切り出しズーミングし、境界値φ, n, pを固定境界条件として全面で必要精度まで解析する、精しいメッシュ、EPSNO=0.5 D-3

- ト長0.6 [μm],ゲート電圧3 [V],ドレイン電圧6 [V]として計算した.表3のGR=0の結果から, たとえ2段階あみ目法で初期値を計算する時間を使っても、全体では直接に最終メッシュで解析する場合よりもCP U時間は短縮できることが分かる.特に、GR項を組み込んだ解析の場合で、GR項が効果を現す条件では、最終メ ッシュサイズが0.1 [μm]当り24分割では直接に解けるが、表3に示すように、64分割になると直接に最終 メッシュでは、常識の計算時間内では解けない.しかし、2段階あみ目法ならば、直接に精しいメッシュで解けない 場合でも常識の範囲で解ける、GR=0の場合には、両手順を比較して、およそ3割の計算時間短縮となり、ドレイ ン電子電流の相対的相違は、0.5%以下である.

本論文では、この2段階あみ目法と、解析する場の範囲を2段階に狭めていくリゾーニング法を併用して、CPU 時間短縮とドレイン電子電流の相対的相違という観点から考察する。通常、例えばドレイン電圧V₀=6[V]、ゲー ト電圧V₀=3[V]のn-MOSシミュレーションする場合、まずV₀=6[V]、V₆=0[V]を解き、それを初 期値として次にV₀を加え、V₀=6[V]、V₆=3[V]を解析する。V₀を先に加えることも考えられるが、V₀を 先に加えた方が総CPU時間が大幅に短い、その事をふまえて、従来は、粗いメッシュでV₀のみを上げ、次にV₆を 加えて粗く解析した後に、その解を2倍の精しいメッシュ(2段階あみ目)に内挿し精しい解析の初期値として、必 要精度まで精しく解析してきた。

GR	手順	ガンメル 反復	I C C G B C G 反	; (φ), 〔復(n,	p)	残差 CNR	ドレイン 電子電流	CPU時	間
GR	3	155 回	756	9440	7215 回	0.498734 D-3	0.532174 (100%)mA	4053 sec	(1.0)
G R 入り	3 -	5	85	398	314	0.834886 D-2	0.523676 (1.59%)	189	
	4	34	185	2355	1432	0.497155 D-3	0.529933 (0.42%)	632 計[821]	(0.20)
C.P.	3	34	293	2341	1145	0.480693 D-3	0.464843 (100%)	854	(1.0)
= 0	3 -	3	64	235	112	0.557960 D-2	0.455373 (2.03%)	102	
	4	31	204	2193	262	0.466537 D-3	0.464677 (0.035%)	435 計[537]	(0.62)

表5.1 2段階あみ目とリゾーニング併用法の効果(ゲート長0.6[μm], V_D=6[V])

GR	手順	ガンメル 反復	ICCG BCG反	; (¢), 〔復(n,	p)	残差 CNR	ドレイン 電子電流	СРИВ	皆間
CP	3	105 回	465	6123	4834 回	0.495888 D-3	0.444038 (100%)mA	2679 sec	(1.0)
入り	3 -	4	75	324	242	0.537555 D-2	0.438607 (1.22%)	156	
	٢	31	166	2067	1154	0.443934 D-3	0.442862 (0.264%)	548 計[704]	(0.26)
C D	3	34	277	2410	1175	0.429337 D-3	0.423678 (100%)	871	(1.0)
G R = 0	3-	3	63	243	118	0.529249 D-2	0.416727 (1.64%)	105	
	4	30	192	2113	235	0.485097 D-3	0.423475 (0.047%)	420 計[525]	(0.60)

表5.2 2段階あみ目とリゾーニング併用法の効果(ゲート長0.6 [μm], V_D=5 [V])

今回は、内挿した精しいメッシュの初期値を使った精しい解析を粗くで打ち切り、その解をゲートから基板方向に 0.4 [µm]の所で水平にカット(リゾーニング)して解析範囲をせばめ、その解の境界値を固定境界条件として、 精しく必要精度まで解析する方法を試みた(表4).解析用のメッシュは、実用上不均等メッシュが必須である。メ ッシュのきざみは、SiO2界面でチャネル方向の分割の精しさが電流計算には精度上重要であることが分かっている. 今回の方式比較では、一番精しいメッシュで0.1 [µm] 当り64分割を基準にした.あみ目の精しさと精度という観点からは、128に分割したい.64分割では、ドレイン電流値が128分割に比べ6%ほど高い.計算時間の点から不満足ではあるが、やむおえず64分割にした。ポアソン方程式を解く行列方程式の元数は、大半のメッシュが基板方向に0.4 [µm] の範囲に集中しているので、0.4 [µm] の範囲にリゾーニングしても、元数はカットした長さに比例しては減少しない、解析の場をゲート長0.6 [µm] とすると、2 段階あみ目の粗いメッシュから精しいメッシュへ内挿する所で、元数は1、n=12502元から46992元へ切り替わり、リゾーニングすると元数は、33108元となる.

表5の結果は、V₆=3 [V]の元で、GR項の効果が現れるゲート長が、0.6 [μ m]の短チャンネルの場合で、 V_D=6 [V]と5 [V]の場合をシミュレーションしたものである。GR項の効果は、短チャネルの場合にCPU比で、4053/854と、およそ4.7倍のCPUへの負担となっている。表5の結果から、特にGR項の効果が現れる条件(短チャネルでV_Dが高い)では、従来方法に比べ、2段階あみ目とリゾーニングの併用法が非常に優れていることが分かる。およそ8割のCPU時間の短縮となり、ドレイン電子電流の相対的相違も0.5%以下である。また、長チャネルのGR項の効果が現れない場合でも、併用法を使うことによりCPU時間をおよそ3割減少できる。実用上は、CPU時間ばかりでなく、ページスワップの低減効果の方が有難いことがある。

4 キャリヤ生成結合項(GR)の効果

GR項は,物理的な側面から次の3項から構成してある。

 $GR = (GR)_{SRH} + (GR)_{Aug} + Ga$

[1] (GR) SRH:熱的なキャリヤの生成消滅項でSiの格子欠陥,ドービング濃度に依存

 $(GR)_{SRH} = \frac{n_i^2 - p \cdot n}{\tau^n (p + n_i) + \tau_o (n + n_i)} \qquad [cm]^{-3} [sec]^{-1}$

(GR)_{SRH}>0ならば発生割合で、(GR)_{SRH}<0ならば再結合割合を表す. τ_n, τ_oは, ドーピングに 依存する電子, 正孔のライフタイムである

- [2] (GR) Auo:電子と正孔のペアが再結合して消滅し、第3のキャリヤがそのエネルギーを得る過程(オージェ 過程)
 - $(GR)_{Aug} = (n_i^2 p \cdot n) (C_n \cdot n + C_p \cdot p) [cm]^{-3} [sec]^{-1}$

[3] Ga:オージェ過程と逆の経過によるインパクトイオン化によるキャリヤ生成で電流密度と電場に依存

$$Ga = \frac{|J_{\alpha}|}{e} \alpha_{n} + \frac{|J_{\alpha}|}{e} \alpha_{c} \quad [cm]^{-3} [sec]^{-1}$$

ここで α_n, α_oは, 電子と正孔のイオン化係数であり, キャリヤが単位長さを走行する時に発生する電子-正孔のペアの数を表す.

$$\alpha_{n} = A_{n} \cdot e \times p \left[\frac{-B_{n} |J_{n}|}{|E \cdot J_{n}|} \right], \quad \alpha_{o} = A_{c} \cdot e \times p \left[\frac{-B_{o} |J_{a}|}{|E \cdot J_{n}|} \right]$$

電流密度<u>J</u>に垂直方向では,イオン化は起こらないので,α_n,α_oの計算では | <u>E</u> | ではなく, | <u>E</u>・<u>J</u> | を使う.

各 (GR) SRH , (GR) Auo, Ga項の定数数値は、すべてS. Selberherr他2の文献「Two Dimensional Mos-Transistor Modeling」を参照した。ゲート長0.6 [μ m]で、 V_G=3 [V], V_D=2 [V] と6 [V]の場合の各GR3項の数値配分は表6のようになる。計算場所は、チャネルのドレイン端でS;02界面上をとる。

表6 GRの構成(単位: [cm]⁻³[sec]⁻¹)

ドレイン電圧	(GR)	(GR) SRH	(GR) Aug	Ga
2 [V]	0.178737D24	-0.324351D18	-0.122971D18	0.178738D24
6 [V]	0.147216D28	-0.185030D22	-0.417720D15	0.147216D28

この数値例から、(GR)の構成はGaがキャリヤ生成項として主部を占め、(GR)SRH、(GR)Auadt、キャリ ヤ再結合項として働くことが分かる。ドレイン電圧が2 [V]では、まだGR項の効果はでない。次に、GR項の効 果と短チャネル効果の関係を見るために、ゲート長を0.6 [μ m]と1.2 [μ m]として、V₀=6 [V]、V₀ = 3 [V]の条件で比較する。表7に見るように、GR項を考慮すると、正孔密度pの変化が大きいため、ガンメル 反復1回当りのpの移流拡散方程式を解くBCG反復が増える。ただし、長チャネルでは、GR項のあるなしで電流 値の上では、ほとんど変わらない、短チャネルでは、GR項を入れるとGR=0の場合に比べ、より電流が流れる。 GR項が入ることにより、CPU時間はGR項が効果を及ぼす場合に限って、GR=0に比べおよそ3倍以上かかる。

专 7	G	R	項	0	効	果	2	短	F	+	ネ	ル効果	R
-----	---	---	---	---	---	---	---	---	---	---	---	-----	---

ゲー ト長	GR	ガンメル 反復	ICCG(¢), BCG反復(n, p)	C P U 時間	ドレイン 電子電流	ゲートドレイン 端の p
0.6	G R = 0	70 (1.0) 回	477 2854 2220回 [6.8] [40.7] [31.7]	879 (1.0)sec	0.578829 (100%)mA	0.531696D-1 [cm] ⁻³
μm	G R 入り	212 (3.02)	1028 7556 7928 [4.8] [35.6] [37.3]	2764 (3.14)	0.691574 (19.47%)	0.428389D16
1.2	G R = 0	83 (1.0)	391 3355 3242 [4.7] [40.4] [39.0]	1219 (1.0)	0.178058 (100%)	0.543610D-1
μm	G R 入り	82 (1.0)	362 3381 3586 [4.4] [41.2] [43.7]	1312 (1.07)	0.181558 (1.96%)	0.534217D15
L		<u></u>	(<u>г</u> л <i>и</i> + н	ガンメル反抗	自1 同当りの平均

		10.			0. 0 L/2	
V D	GR	ガンメル 反復	I C C G (C P U 時間	ドレイン 電子電流	ゲートドレイン 端のp
4.0	GR なし	70 (1.0)	441 2830 2447 [6.3] [40.4] [34.9]	899 (1.0)	0.480323 (100%)	0.125049D-1
[V]	G R 入り	68 (0.971)	393 2765 2656 [5.7] [40.6] [39.0]	946 (1.05)	0.468008 (19.47%)	0.224995D16
6.0	G R なし	70 (1.0)	477 2854 2220 [6.8] [40.7] [31.7]	879 (1.0)	0.578829 (100%)	0.531696D-1
[¥]	G R 入り	212 (3.02)	1028 7556 7928 [4.8] [35.6] [37.3]	2764 (3.14)	0.691574 (19.47%)	0.428389D16

表8.1 In-Vn曲線の数値例(ゲート長0.6 [μm])

([]は、ガンメル反復1回当りの平均)

表8.2 I_D-V_D曲線の数値例(ゲート長1.2[μm])

V D	GR	ガンメル 反復	ICCG(φ), BCG反復(n, p)	C P U 時間	ドレイン 電子電流	ゲートドレイン 端のp
4.0	G R なし	86	408 3419 3532 [4.7] [39.7] [41.0]	1275 (1.0)	0.164738 (100%)	0.126233D-1
[7]	G R 入り	86	401 3439 3827 [4.6] [39.9] [44.5]	1363 (1.06)	0.164931 (0.117%)	0.414039D15
6.0	G R なし	83	391 3355 3242 [4.7] [40.4] [39.0]	1219 (1.0)	0.178058 (100%)	0.543610D-1
[7]	G R 入り	82	362 3381 3586 [4.4] [41.2] [43.7]	1312 (1.07)	0.181558 (1.965%)	0.534217D15

5 短チャネル効果と数値シミュレーション

n-MOSでは、V₀を一定にしてV₀を上げていくと、ドレイン側のチャネルがピンチオフになり、チャネルが切れるためにドレイン電流が飽和する.しかし、短チャネル(0.6 [µm])では、この電流が飽和せず、V₀に従って上昇する.これはソース側の空乏層とドレイン側の空乏層がゲート長が短いために中央で重なりあい、ゲート電圧でうまく反転層を制御できなくなるためである.そして、さらにV₀を上げていくと、ドレイン電流は基板の方へも流れ、ついには制御不能となる.この現象は、アバランシェ・ブレークダウンとして知られ、GR項(特にGa項)を考慮することにより数値シミュレーションできる.ドレイン電流 I₀-V₀曲線の数値例をゲート長が0.6と1.2 [µm]で、VG=3 [V] として、GR=0 (実線)とGRを入れた(点線)場合に図3に示す.GR項の効果は、短チャネルで、高いドレイン電圧V₀で現れ、CPU時間も増大する(表8).GR項を組み込んでも、GRの効果が現れない場合には、GR=0とのCPU差は5%程度である.I₀-V₀曲線は、ゲート長1.2 [µm]では、ほとんどGRありなしで変わらないが(pは相当変わる)、ゲート長0.6 [µm]では、V₀=4 [V] あたりから、GR値が大きくなり始め、GRありなしで差が開き始める.この数値例ではV₀=6.5 [V]で、アバランシェ・ブレークダウンが起こる.



6 おわりに

GRが電流結果に影響を及ぼすシミュレーション条件では、CPU時間がおよそ3倍以上増大することが分かった。 このCPU時間の短縮には、ドレイン電子電流の相対的相違が1%以下で、2段階あみ目とリゾーニングの併用法が 有効であることを確認した。

7 参考文献

[1]村田 健郎,青木 孝:デバイスシミュレーションにおける多段階あみ目法の効用ほか,第23回数値解析シ ンポジウム, (1994)

[2] SELBERHERR. S., A. SCHUTZ and H. POTZL: Two Dimensiona 1 MOS-Transistor Modering: Process and Device Model ing for Integrated Circuit Design (Martinus Nijhoff, The Hague, 1983), 490-581

[3] 富士総合研究所編, 「半導体素子設計シミュレータ」, 丸善(1991), 2章(デバイスシミュレータ)

[4] SELBERHERR. S: Analysis and Simulation of Semicondu ctor Devices, Springer-Verlag Wien Newyork (1984)