

ホットエレクトロンから見たDDDとLDD構造の n-MOSデバイスシミュレーションによる性能比較

青木 孝 村田 健郎

神奈川大学 理学部 情報科学科

Drain engineering of DDD(Double Diffused Drain) and LDD(Lightly Doped Drain)
structures in n-MOS hot-electron device simulation

Takashi Aoki and Kenrou Murata

Department of Information Science, Kanagawa University

Abstract. Higher source-drain breakdown voltage becomes one of the most serious problems in short channel n-MOS devices. It is well known that relaxation of electric field for channel direction (E_x) is effective to lower breakdown voltage, and to decrease generation of hot carrier. For its effect, gate current(I_g) and substrate current(I_{sub}) becomes lower. And then device degradation and threshold voltage(V_{th}) shift is improved. Fundamental structure for short channel MOS is DDD and LDD structures. Also by the experimental results, it is reported that drain avalanche hot carrier is more responsible for device degradation. In this paper, we note directly this drain avalanche luckey hot electron(HE), and investigate DDD/LDD structures performance based on the device simulation results.

1 はじめに

ゲート長が $0.6\mu m$ より小さい、短チャネルのn-MOSデバイス設計では、特にソースとドレイン間の高耐圧化が課題となる。ソース-ドレイン間の耐圧を高めるためには、ドレイン端でチャネルに水平な方向の電界(E_x)を減らすと良いことが分かっている。また、この E_x の緩和にはホットキャリアの発生を抑制する効果もあり、その結果、基板電流(I_{sub})やゲート電流(I_g)を減らすので、デバイスの劣化をおさえ、動作しきい値電圧(V_{th})特性も良くなる。n-MOSトランジスタを高耐圧化するための基本的な構造として、DDD(Double Diffused Drain)とLDD(Lightly Doped Drain)構造が使われる。DDD構造は、ドーピング不純物の拡散速度差を利用した拡散プロセスの応用で、一方LDD構造は、2重のイオン打ち込みプロセスを巧みに利用した構造となっている(後述する)。n-MOSデバイスの動作を正確に制御するには、 V_{th} が一定になるようにしたいが、短チャネルになると V_{th} が下がりサブスレッショルド電流を増大させる。このDDDとLDD構造は、短チャネル効果で V_{th} が下がるのをおさえる。

また、実際の素子におけるストレス試験では、ドレインアバランシェホットキャリア(DAHC)によるゲート電流 I_{gDAHC} (ゲート電圧 $V_G < \text{ドレイン電圧 } V_D$ の時に測定できる)は、チャネルホットエレクトロン(CHE)によるゲート電流 I_{gCHE} ($V_G \geq V_D$ の時に測定できる)よりもかなり小さいが(10^{-2} 倍ほど)、DAHC注入が生じるようなストレス条件($V_G < V_D$)で最も顕著に、gm劣化やしきい値変化などの特性劣化が起こる事が報

告されている（文献 [1][2]）。文献 [1] によれば、gm 劣化が最大となる V_G 値は、 I_{sub} が最大となる V_G とほぼ一致していることから、アバランシェブレークダウンを引き起こす GR(Generation-Recombination) 値：

$$GR \cong Ga = \frac{|J_n|}{e} \alpha_n + \frac{|J_p|}{e} \alpha_p \quad [cm^{-3}][sec]^{-1} \quad e \text{ は電荷 } J_n, J_p \text{ は電子、正孔の電流密度}$$

$$\alpha_n = A_n \cdot \exp \frac{-B_n}{|E_n|} \quad \alpha_p = A_p \cdot \exp \frac{-B_p}{|E_p|}$$

$$A_n = 7.0 \times 10^5, \quad A_p = 1.588 \times 10^6 \quad B_n = 1.23 \times 10^6, \quad B_p = 2.036 \times 10^6$$

が最大の時に、gm 劣化も最大となることが分かる。本論文では、このドレインアバランシェホットエレクトロンに注目して、DDD と LDD 構造の性能比較をデバイスシミュレーションの結果に基づいて行なった。その際に、我々が作成したシミュレータ $(HS)_\beta$ では、メモリと CPU 節約のために移流拡散方程式を解く範囲を、ゲート酸化膜 SiO_2 を境とした基板領域 EFCD に限ったので (Fig.1)、ゲート酸化膜中へのホットエレクトロン注入によるゲート電流 I_g をシミュレーションできない（この点の改善は後報とする）。そこで、ラッキーエレクトロンの考え方を取り入れ、ホットエレクトロンの分布から SiO_2 界面上に達し、界面内へ入り込む条件にかなうホットエレクトロンを数え上げ、それを DAHC による




Fig.1. Gate current I_g by DAHC, CHE and simulation field (ψ : distribution)

I_g に相当する評価値 (HC) として使う。我々はこの HC 値を用いて、性能比較を定量化する。HC 値については、次章で詳しく説明する。また、我々が手直した、エネルギーバランスを簡易的に組込んだドリフト拡散モデルでも定性的な構造の最適化には使えることが知られており、物理イメージがつかみ易く、解の収束が速いなどの利点がある。

2 ドレインアバランシェホットエレクトロン量の評価値 (HC)

ゲート酸化膜中へアバランシェ注入する電子密度を、ラッキーエレクトロンモデルの考え方に基づき定義し (文献 [4])、それを評価値 HC として使う。文献 [5] により、電子の平均自由行程 l を $l=0.0078[\mu m]$ とすれば、電子が距離 d 離れた SiO_2 界面上まで (Fig.2) 到達する確率は、

$$(2.1) \quad A = \exp[-d/l]$$

で与えられる。 $d=0.05, 0.1[\mu m]$ とすると、 $A=1.6 \times 10^{-3}$, 2.7×10^{-6} となる。

また、ボルツマン分布によれば、Fig.2 の z 点にいる電子が $Si-SiO_2$ バリア: $\phi_b = 3.2[eV]$ (文献 [5]) のエネルギーを持つ確率は、

$$(2.2) \quad B = \exp[-\phi_b/(|E_x| \cdot l)] \quad \text{ここで } E_x = \frac{\psi_{i-m} - \psi_i}{h_{x-}}, \psi_i: i \text{ 点での電位}$$

とおける。 $E_x=3.0, 2.0[\times 10^5 V/cm]$ とすると、 $B=1.1 \times 10^{-6}, 1.2 \times 10^{-9}$ となる。

したがって、CV(Control Volume) 法により離散化された面 ABCD (Fig.2) におけるキャリア生成密度を GR (面内一定で (1.1) 式による) とすると、面 ABCD のあみ目領域において、単位面積当たりの評価値 HCI を次のように考えることができる。

$$(2.3) \quad HCI = |GR| \cdot \exp\left[\frac{-\phi_b}{|E_x| \cdot l}\right] \cdot \exp\left[\frac{-d}{l}\right] \quad [cm^{-3}][sec^{-1}]$$

たとえば、ドレイン電圧 $V_D=4.5[V]$ 、ゲート電圧 $V_G=2.5[V]$ 、バックゲート電圧 $V_{BG}=0.0[V]$ の時に、HCI が最大値 (HCI_{max}) となる場所では、

$d=0.02[\mu m]$, $E_x=3.16[\times 10^5 V/cm]$, $GR=1.35 \times 10^{28}[cm^{-3}]$ で、 $HCI=0.239 \times 10^{22}[cm^{-3}]$ となる。

さらに、面 ABCD からゲート酸化膜中へアバランシェ注入すると考えられるホットエレクトロン数: $HCI \cdot h_{x-} \cdot h_{y-}$ を、ゲート電流に実際寄与する Fig.1 の領域 EFNL で数え上げ、平均をとれば、

$$(2.4) \quad HC = \frac{\Sigma_{\square EFNL}(HCI \cdot h_{x-} \cdot h_{y-})}{0.2 \cdot LXT} \quad [cm^{-3}]$$

となる。我々は、この HC 値をドレインアバランシェホットエレクトロンによるゲート電流 I_{gDAHC} に相当する評価値と考えて、高耐圧化のための DDD, LDD 構造を性能評価する




Fig.2 lucky electron and mesh

際の指標として提案する。また、この HC 値は、HC 値に 2 次元シミュレーションゆえに電流計算に必要な n-MOS 場の奥行き $ZW=6[\mu m]$ と、電荷 $e=1.6022 \times 10^{-19}[C]$ をかけることにより、実際にゲート電流に対応する計算量 HCG:

$$(2.5) \quad HCG = HC \cdot ZW \cdot 10^{-4} \cdot e \quad (\approx I_{gDAHC}) [A]$$

として換算できる。

3 電子温度 T_n のチューニング

拡張したドリフト拡散モデルでは、エネルギーバランスを、モビリティ μ_n のモデルを変形して得られる T_n と T_l (格子温度:300K とする) の関係として組み込む。

$$(3.1) \quad T_n = T_l [1 + \gamma'_T (\frac{\mu_n^{LIS}}{\mu_n^{LISFY}} - 1)] , \quad \gamma'_T = \gamma_T \cdot (\frac{V_G^8}{1 + V_G^8})$$

μ_n^{LIS} (S2 で $560[cm^2/(V \cdot s)]$) は表面効果だけのモビリティ、 μ_n^{LISFY} (S2 で $32[cm^2/(V \cdot s)]$) はさらに飽和速度効果を加えたもの。ラッキーエレクトロンの電子温度 T_n と E_x は、

$$(3.2) \quad k_B T_n = e E_x \cdot l$$

の関係で結びつけられると考え、すでに式 (2.2) で使った。この T_n は局所的な場 (例えば Fig.2 の面 ABCD) で、Einstein の関係: $\mu_n/D_n = (e/k_B) T_n$ を満たすとする。我々が文献 [3] で提案した $(HS)_\beta$ モデルには、元もと Hansch と Selberherr が拡張したドリフト拡散モデルから受けついで、キャリア温度を直接決める緩和パラメータ: γ_T がある。我々はシミュレーションの中で、この γ_T の値を式 (3.2) の関係:

$$(3.3) \quad T_n^C = e/k_B \cdot E_x \cdot l \quad (l=0.0078[\mu m])$$

からチューニングできると考えている。チューニング点は、Fig.1 のドレイン端で SiO_2 界面上の S2 点を使い、 T_n が T_n^C に近づくように γ_T 値を決める。DDD 構造 (ドーピング分布は後述する) で例を見る。シミュレーション条件を、

(1) ゲート長 $L_g=0.4[\mu m]$ (2) SiO_2 酸化膜の厚さ $t_{ox}=12[nm]$

(3) n-MOS 場の奥行き $ZW=6[\mu m]$ (4) フラットバンド電圧 $V_{FB}=0[V]$

(5) 電場 E とドライビングフォース F_n をつなぐパラメータ $\gamma_F=0.32$ (文献 [3] 参照)

として、バイアスは、ゲート電圧 $V_G=2.5[V]$ 、ドレイン電圧 $V_D=4.5[V]$ 、バックゲート電圧 $V_{BG}=0.0[V]$ とする。Fig.3 のように γ_T 値を上げると T_n も上がる。一方、チューニング点 (S2) の E_x 値から式 (3.3) で計算した T_n^C 値 (Fig.3 の点線) は、 E_x 値が γ_T によってほとんど変わらないために、ほぼ一定で、 T_n (実線) とは大体 $\gamma_T=0.32$ の所で交差することが




Fig.3 γ_T dependence of T_n, T_n^C

分かる。したがって、このシミュレーション条件の場合には、 $\gamma_T=0.32$ が最適値だと考える。 $\gamma_T=0.32$ の時に、チューニング点 S2 からバックゲート方向 ($y: \text{SiO}_2$ 界面上を $y=0$) へ向かって 6 点のサンプリング点を取り、 T_n 値と E_x から計算した T_n^C 値を比べると Table 1 のようになる。 E_x の最大値 $E_{x\max}$ の位置と、 T_n の最大値 $T_{n\max}$ の位置は離れているので (後述)、界面から離れるとズレは大きくなるが、 I_g への影響が大きい SiO_2 界面上でチューニングしておくべきだと考えている。また、Table 1 には同じ点の GR と HCI 値も併記してある。HCI の最大値 $\text{HCI}_{\max}$ の位置は、GR の最大値 $\text{GR}_{\max}$ の近くで少し下になる。 $E_{x\max}$ の位置は、 $\text{GR}_{\max}$ の位置よりもっと上になる (後で等高線で示す)。

Table 1 Comparison T_n with T_n^C

$y[\mu\text{m}]$	$T_n[\text{K}]$	$T_n^C[\text{K}]$	$ E_x [\times 10^5 \text{ V/cm}]$	$\text{GR}[\text{cm}^{-3}]$	$\text{HCI}[\text{cm}^{-3}][\text{sec}^{-1}]$
0.1250	2342	1718	1.899	0.8971×10^{24}	0.4112×10^8
0.1000	2608	2079	2.297	0.2805×10^{26}	0.1331×10^{13}
0.0670	2898	2547	2.814	0.1187×10^{28}	0.1076×10^{18}
0.0375	2920	2727	3.013	0.9008×10^{28}	0.9019×10^{20}
0.0167	2922	2527	2.792	0.9956×10^{28}	0.4892×10^{21}
0.0(S2)	1980	2004	2.214	0.2204×10^{28}	0.6763×10^{19}


4 n 型領域のドーピングと LDD,DDD 構造

DDD および LDD 構造を成形するためには、n 型拡散層の濃い領域 n_+ と薄い領域 n_- を組み合わせることになる。通常は、打ち込むイオンの拡散係数の差を利用して n_+ と n_- 領域を作る。P イオンは拡散係数が大きいので n_- 領域を作るのに適し、As イオンは拡散係数が小さいので浅い n_+ 領域を作るのに適する。2 次元のイオン注入分布におけるプロセスモデリングの見地からは (文献 [6] による)、チャンネル方向 (x) 散乱の標準偏差 σ_x とバックゲート方向 (y) 散乱の標準偏差 σ_y との比として、実用的に


$$n_+ \text{ 拡散層: } \frac{\sigma_{y+}}{\sigma_{x+}} = 1.43 \equiv ELD$$

$$n_- \text{ 拡散層: } \frac{\sigma_{y-}}{\sigma_{x-}} = 1.15 \equiv EL, \quad ELD \geq EL$$

程度の値が使われている。DDD 構造のドーピングは、 n_+ 拡散層と、それを取り囲むように形成した n_- 拡散層との合成: $N_d(x, y) = N_{d-}(x, y) + N_{d+}(x, y)$ となる。本論文の DDD 構造では、 n_- 拡散層の注入分布: $N_{d-}(x, y)$ を Fig.4a のように、ドレイン側の D0F 区間では位置ベクトル $r(x, y)$ を界面から深さ方向 ($x=0, y$) にとり、打ち込んだイオンが回り込む点 D0 の左側部分では位置ベクトル $r(x, y)$ の原点を D0 とした楕円の領域に形成する (ソース側の設定も同じく左右対称とする)。ドーピングする範囲と注入分布の式は、Fig.4a のようにチャンネル方向 (x) の径 R_A と EL , σ_{x-} ,



a) DDD type



b) LDD type

Fig.4 N_d doping Scheme

$n_- \equiv Nd_-(0,0)$ をパラメータに、

$$(4.1) \quad Nd_-(x,y) = Nd_-(0,0) \cdot \exp^{-\frac{1}{2}(\frac{x^2}{\sigma_{x-}^2} + \frac{y^2}{\sigma_{y-}^2})},$$

$$\sigma_{y-} = EL \cdot \sigma_{x-}$$

$$\frac{x^2}{R_A^2} + \frac{y^2}{R_B^2} \leq 1, \quad R_B = EL \cdot R_A$$

とする。式(4.1)において、打ち込んだイオンが到達する境界濃度 (Fig.4a の DA と DB 地点での濃度) が等しくなるようにしむけている。また、 R_A が変わっても、DA 地点での回り込み濃度が同じになるように、 σ_{x-} は、 $R_A=0.125[\mu m]$ を基準として、 $\sigma_{x-} \rightarrow \sigma_{x-} \cdot \frac{R_A}{0.125}$ と置きかえる。ゲート長が $Lg=0.4[\mu m]$ の場合 (Fig.4a の原点 D0 に対応) には、

$$\begin{array}{l} EL=1.12 \quad R_A=0.125[\mu m] \quad \sigma_{x-}=0.060[\mu m] \\ n_-=1.8 \cdot 10^{18} \rightarrow 3.0 \cdot 10^{18}[cm^{-3}] \end{array}$$

とする。 n_- だけは変えて、後で Ex_{max} 値が最小となる最適濃度を調べる。この設定で、拡散層の深さは $R_B = 0.14[\mu m]$ となる。拡散層は深くすると、 Id 値を上げる方向に働く。例えば、 EL を $EL=1.12, 1.20, 1.28$ と変えて、 R_B を $R_B=0.14, 0.15, 0.16[\mu m]$ と深くすると、 $n_-=2.40 \cdot 10^{18}[cm^{-3}]$ の場合に、 Id 値はそれぞれ、 $0.4376, 0.4464, 0.4550[mA]$ と増える。

DDD 構造の n_+ 拡散層注入分布: $Nd_+(x,y)$ も、 n_- 拡散層と同様な楕円領域に、 $R_A, ELD, \sigma_{x+}, n_+ \equiv Nd_+(0,0)$ をパラメータとして、次のように設定する。

$$(4.2) \quad Nd_+(x,y) = Nd_+(0,0) \cdot \exp^{-\frac{1}{2}(\frac{x^2}{\sigma_{x+}^2} + \frac{y^2}{\sigma_{y+}^2})}, \quad \sigma_{y+} = ELD \cdot \sigma_{x+}$$

$$\frac{x^2}{R_A^2} + \frac{y^2}{R_{BD}^2} \leq 1, \quad R_{BD} = ELD \cdot R_A$$

ただし DDD 構造では、 n_+ におけるイオンの回り込み原点は、 n_- と同じ位置 D0 であり、 R_A 値も ELD 値も n_- の時と変えない ($ELD=EL$)。ゲート長が $Lg=0.4[\mu m]$ の場合には、

$$ELD=1.12 \quad R_A=0.125[\mu m] \quad \sigma_{x+}=0.016[\mu m] \quad n_+=3.0 \cdot 10^{20}[cm^{-3}]$$

とする。したがって、 SiO_2 界面上の各点でのドーピングプロファイルは、Fig.5 (DDD 構造は実線) のようになる。この 2 段になった傾斜分布の n_- 層が、 Ex の軽減に効果的であることが知られている。

もう 1 つの LDD 構造は、 n_- 拡散層の回り込み原点の位置 (L0) と、 n_+ 拡散層の回り込み原点の位置 (L1, L2, L3) をサイドウォールスペーサにより、ずらした構造を作ることによって、 n_- 拡散層が DDD 構造よりも大きく取れるようにした。文献 [1] によれば、このスペーサ長は、プロセス上厳密に制御できるとある。デバイス解析の観点からは、LDD 構造の本質は L0




Fig.5 Nd(r) doping profile

と L1 などとを離すだけと見なされる (DDD 構造は $L0=L1$ を指す)。Fig.4b の LDD 構造では、スペーサ長:LSW(= $L1-L0, L2-L0, L3-L0$) を、0.03, 0.055, 0.08[μm] としている。また、 n_- 層を大きくとれば、実効のゲート長は長くなり、そのためにドレイン電子電流 I_d も減ってしまうので、後の DDD 構造との比較をより公平に行なうために、L0 位置は D0 の位置より 0.005[μm] 短くした ($L0-D0=0.005[μm]$, ゲート長は $Lg=0.39[μm]$ となる)。ドーピングパラメータの内、 n_- , σ_{x-} , n_+ , σ_{x+} , R_A , EL は、DDD 構造の時と変えない。LDD 構造では、 n_+ 拡散層の ELD (y 方向比) をプロセス上 EL より大きく取れるので、ELD=1.12, 1.20, 1.28 などと変える事ができる。ただし、ELD=1.28 とした場合に、 $R_{BD}=0.16[μm]$ となるが、 $y=R_B=0.14[μm]$ を越えた楕円の先頭部分はドーピングしないで切ることにする (この部分は非常に薄いので、シミュレーションへの影響はほとんどない)。実際にシミュレーションで、ELD を 1.12 から 1.20, または ELD を 1.20 から 1.28 へ変えても、それぞれ I_d 値, I_{sub} 値に対して 0.02% 程度しか変わらず、 n_+ 拡散層における深さの影響は、 n_- 拡散層の深さの影響:2% 程度に比べて小さいことが分かった。したがって、本論文の LDD 構造では、ELD=EL=1.12 と固定する。Fig.4b に対応した SiO_2 界面上の各点でのドーピングプロファイルは、Fig.5 の点線となる。以上、ドレイン側における DDD と LDD 構造を決めるパラメータを整理すると、Table 2 となる (ソース側も同様)。

Table 2 Parameters for DDD,LDD scheme at Drain and Source side

Scheme	EL	ELD	$R_A[μm]$	n_- origin	n_+ origin	Spacer(LSW)[$μm$]
DDD	1.12	1.12	0.125	D0	D0	0.0
LDD	1.12	1.12	0.125	L0($L0-D0=0.005[μm]$)	L1,L2,L3	0.03,0.055,0.08

後章で DDD と LDD 構造におけるデバイス性能を比較するが、実はシミュレーションから、DDD 構造のドーピング領域を円形 (拡散層の深さ R_B とイオンの回り込み幅 R_A を同じにする:ELD=EL=1.0, $R_A=R_B=0.14[μm]$) とした場合には、DDD 構造というよりもむしろ LDD 構造的な傾向を持つことが分かっている。この点からも、ドーピング条件の設定は重要である。

5 場の切り出しと設定

シミュレーションは、ゲート長 $Lg=0.4[μm]$ で行ない、場の切り出し寸法は、Fig.1 のように $Lx \times Ly=1.4[μm] \times 1.1[μm]$ とした。Fig.1 の等高線は、 $V_G=2.5[V]$, $V_D=4.5[V]$ の場合の電位 ψ 分布を表している。境界条件は、

両翼 AD,BC と SiO_2 の界面 VH,IW: 開放 (斉次ノイマン)

ゲート、ソース、ドレイン、バックゲート電極: 非斉次固定

(Si と接する区間 EG,JF は、オーミックコンタクト境界条件)

とする。MOS トランジスタの動作 (定常解) をシミュレーションするための標準的なモデルには、ドリフト拡散モデル:

$$(5.1) \quad \text{div}[-\epsilon \nabla \psi] = e(p - n + C), \quad C = -N_a + N_d$$

$$(5.2) \quad \text{div}[-D_n \nabla n + (\mu_n \nabla \psi)n] = GR$$

$$(5.3) \quad \text{div}[-D_p \nabla p - (\mu_p \nabla \psi)p] = GR$$

があり、電位 ψ 、電子密度 n 、正孔密度 p についての連立系となっている。Hansch と Selberherr は、このドリフト拡散モデルでホットキャリア現象を扱うために、キャリアのエネルギーバランスを簡易的に組み込んだ拡張モデルを提案した（文献[7]）。我々はさらに、この (HS) モデルに手を加え、従来のドリフト拡散モデルと連続的につないだ $(HS)_\beta$ モデルを提案した（文献[3]）。現在、我々の $(HS)_\beta$ モデルでは、計算時間を短縮するために、ポアソン方程式(5.1)は全領域ABCDで解くが、移流拡散方程式(5.2)(5.3)を解く場合は領域EFCDに限っている。そのうえで、連立式(5.1)(5.2)(5.3)を、可変不等間隔あみ目上でのCV(Control Volume)法により離散化し、計算可能な反復スキーム（ガンメル反復）を作り、解を得る（離散化とソルバについては、文献[8]を参照のこと）。

また、我々の $(HS)_\beta$ モデルによる検討から、所望(精)メッシュの半分のあみ目分割数(粗系)でシミュレーションした結果を倍に線形補間して反復計算の初期値として使う2段階あみ目法が、GR値の増大に伴い、計算の収束に必須となることが分かっている（文献[9]）。場のあみ目は、Fig.1のように計算精度に著しく影響を与える領域を精しく、その他は計算時間とメモリ容量の制約から粗くする。特に、領域EFQUのバックゲート(y)方向あみ目は精しく設定する必要がある。我々の $(HS)_\beta$ モデルでは、あみ目間隔を $0.1[\mu m]$ 単位の分割数で設定する仕掛けになっており、例えば、Fig.1のMJF0=48はあみ目間隔 h_{y-} を $(0.1[\mu m])/48$ にすることを表す。したがって、区間FQの不等間隔あみ目数は、 $MJF0/4 + MJF1/4 + MJF2/2 = 32$ となる。Fig.1の場合全体では、 $M1(\text{水平 } x \text{ 方向}) \times M2(\text{バックゲート } y \text{ 方向}) = 203 \times 231 = 46893$ 元のあみ目数となる。

反復スキームの全体の収束は、解いた ψ, n, p をポアソン方程式(5.1)に代入した残差を見て行っており、多くの文献に見られる単に ψ 値などの反復前段との差だけを見て収束を判断する事はしていない。収束判定値EPSGは $0.16 \cdot 10^{-4}$ とするが、 I_d 値の有効数字を4桁まで見るには充分である（文献[3]）。 $V_G = 2.5[V]$, $V_D = 4.5[V]$, $V_{BG} = 0.0[V]$ (DDD構造, $n_- = 2.7 \cdot 10^{18}[cm^{-3}]$)の場合には、日立 H9000 712/100 を使い、

粗手順: 197 秒, 精手順: 602 秒 の計 799 秒 (約 13 分)

のCPU時間がかかる（メモリ量は24MB）。精手順におけるガンメル反復回数は27回で、 I_d 値は $0.4475[mA]$ となる（この時ブレークダウンは $V_D = 7.23[V]$ で起こる）。

なお、CV法が、積分形式保存則を満足するように差分化するという特質は、計算したドレイン電子電流 I_d が、基板正孔電流 I_{sub} とソース電子電流 I_s の和にどれくらい等しいかで確認できる。実際、我々の $(HS)_\beta$ モデルでは、 $EPSN = 0.16 \cdot 10^{-4}$ の時でも、

$$I_d(0.447513[mA]) \simeq I_{sub}(0.032515[mA]) + I_s(0.414999[mA])$$

となり、0.0002%の差で一致する。

最後に、p型半導体基板におけるNa濃度の設定について述べる。面EFPYのp型半導体基板には、一様に $N_{a+} = 5.0 \cdot 10^{16}[cm^{-3}]$ を与え、面ZOCD内については、 $N_{a-} = \frac{1}{4}N_{a+} = 1.25 \cdot 10^{16}[cm^{-3}]$ として少し薄くする。途中のYP-ZO間は、Na濃度をバックゲート(y)方向に対し線形に傾斜して連続させる。

6 DDD 構造と HC 評価値

ホットキャリア発生抑制には、ドレイン近傍のチャンネルに水平な電界 (E_x) の緩和が効果的で、この E_x 値は n_- 拡散層によって軽減できることが分かっている。ただし、この n_- 拡散層濃度には最適値があり、ドレイン近傍の E_x 最大値 ($E_{x\max}$) は、シミュレーションの n_- 値を増やすとともに減少し、ある濃度で最小となった後で再び増加する。




Fig.7 Transition of $E_{x\max}$ position

この n_- 最適値と $E_{x\max}$ の関係を、本論文で提案した HC 評価値 (ドレインアバランシェホットエレクトロンによるゲート電流 I_{GDAHC} の大きさに相当する) で見直すことを試みる。Fig.6 には、 n_- を $1.65 \cdot 10^{18}$ から $3.30 \cdot 10^{18} [cm^{-3}]$ まで変えて、 $V_G=2.5 [V]$, $V_D=4.5 [V]$, $V_{BG}=0.0 [V]$ の元で $E_{x\max}$ の推移を示す (後で示すが、 $V_G=2.5 [V]$ は $V_D=4.5 [V]$ の時に I_{sub} が最大となる V_G に当たる)。Fig.6 の点線は、 SiO_2 界面上を除く基板内部だけを見た最大値 $E_{x\max1}$ を表わし、一方の一点鎖線は、 SiO_2 界面上における最大値 $E_{x\max0}$ を表わす。Fig.6 によれば、 SiO_2 界面上の $E_{x\max0}$ (一点鎖線) は、 n_- 増加に伴い単調減少するが、基板内部の $E_{x\max1}$ (点線) は $n_-=2.4 \cdot 10^{18} [cm^{-3}]$ 付近で逆転し、以後は SiO_2 界面上の $E_{x\max0}$ よりも大きくなる。したがって、場全体 (場を SiO_2 界面上とそれ以外に分けない) における $E_{x\max}$ 値は、Fig.6 の実線で引き直した推移をたどり、 $n_-=2.4 \cdot 10^{18} [cm^{-3}]$ で最小値 $3.404 \cdot 10^5 [V/cm]$ をとる。Fig.6 の下側は、 n_- と I_d の関係を表わす。 n_- を濃くすると、実効的なゲート長は短くなるので、 I_d 値は増加する。

また、Fig.7 の軌跡 (点線) によれば、 $n_-=2.4 \cdot 10^{18} [cm^{-3}]$ までは n_+ 端 SiO_2 界面上にあった $E_{x\max}$ の位置が、 n_- 拡散層内をすだいに内部へソース側に向かって移動していくことが分かる (等高線は $n_-=2.7 \cdot 10^{18} [cm^{-3}]$ の時の E_x 分布を表わす)。基板内部の $E_{x\max1}$ の位置は、 $n_-=2.1 \cdot 10^{18} [cm^{-3}]$ で初めて界面の隣接部から内部へ上がる。同じ Fig.7 で、電子温度 T_n の最大値 $T_{n\max}$ の位置は、 n_- を濃くするにつれ、 n_- 拡散層の上側の縁に沿って左下がりに移動し、その値は $3740 [K]$ から $4278 [K]$ へ少しずつ増える ($n_-=2.7 \cdot 10^{18} [cm^{-3}]$)




Fig.6 $E_{x\max}$ and I_d for n_-

($V_G=2.5 [V]$, $V_D=4.5 [V]$: DDD)

では4142[K]となる)。

次に、我々が提案した評価値 HC を、Exmax 値の n_- 特性 (Fig.6) に対応してプロットすると Fig.8a となる。HC 値は、 $n_- = 2.25 \cdot 10^{18} [\text{cm}^{-3}]$ の所で、最小値 $\text{HC} = 0.6125 \cdot 10^{19} [\text{cm}^{-3}]$ をとる。Fig.6 と見比べると、HC 値は、基板内部の Exmax1 (点線) の位置が、 SiO_2 界面の 1 つ上の格子点から基板内部へ移った時の n_- 値 ($n_- = 2.1 \cdot 10^{18}$) より少し高い n_- 値で、最小となっている。このように、HC が最小となる n_- 値は、 n_- を濃くするにつれて下がる界面上の Exmax0 と、逆に n_- につれて上がっていく基板内部の Exmax1 との兼ね合いで決まり、結果的に Exmax1 が最小値となる n_- の少し上にくることが分かる。

SiO_2 界面上の Exmax0 と、界面から 1 つ上の格子点に Exmax1 がある時 (Fig.6 では $n_- = 1.65 \rightarrow 1.95 \cdot 10^{18} [\text{cm}^{-3}]$ の間に当たる) の Exmax1 との差は、 SiO_2 の厚さ t_{ox} が薄い程大きくなる。界面近くにおいて Ex の変化が大きいと、HC の最小点は、Exmax 最小点の左 (この時 $\text{Exmax0} > \text{Exmax1}$) にくる。逆に、Ex の変化が小さいと右 (この時 $\text{Exmax1} > \text{Exmax0}$) にくる。Fig.8a のように $t_{\text{ox}} = 12 [\text{nm}]$ とした場合には、HC の最小点 ($n_- = 2.25 \cdot 10^{18} [\text{cm}^{-3}]$) は Exmax の最小点 ($n_- = 2.4 \cdot 10^{18}$) の左にくる。この t_{ox} を、 $t_{\text{ox}} = 10, 12, 14 [\text{nm}]$ と変えた時の Exmax と HC の n_- 特性は Fig.8b となる。この図から t_{ox} を $14 [\text{nm}]$ に厚くすると、HC の最小点は Exmax 最小点の右に移動することが分かる。




Fig.8a HC and GR for n_-

($V_G = 2.5 [\text{V}], V_D = 4.5 [\text{V}]$: DDD) ($t_{\text{ox}} = 10, 12, 14 [\text{nm}], V_G = 2.5 [\text{V}], V_D = 4.5 [\text{V}]$: DDD)

このように、我々が提案した HC が最小となる n_- 値は、必ずしも Exmax 値が最小となる n_- 値と一致しない。このため我々は、Exmax の大きさや位置が、直接にデバイスの性能に関係する訳ではなく、性能を見るには、この HC 値を使うとよく、 n_- の最適値が、最




Fig.8b Exmax and HC for n_-

小の Ex_{max1} から少し上がった HC 値が最小となる所にあると考えている。したがって、ここで扱う DDD 構造においては、この HC 値が最小となる $n_- = 2.25 \cdot 10^{18} [cm^{-3}]$ が最適な n_- 濃度であると考え、以後この値に固定する。

また、各あみ目領域 (Fig.2 の面 ABCD) において、ゲート電流に実質寄与するドレインアバランシェホットエレクトロンの密度を表わす HCI (式 (2.3)) の最大値: HCI_{max} は、HC 値が最小となった後 (この時 HCI_{max} の位置は、まだ SiO_2 界面上にある)、少し遅れて最小となる。始め、 SiO_2 界面上 n_+ 端にあった HCI_{max} の位置は、 n_- を濃くするにつれて、 Ex_{max} の場合と同様に n_- 拡散層内を内部へソース側に移動する (Fig.9, HCI の等高線は $n_- = 2.7 \cdot 10^{18} [cm^{-3}]$ の時のもの)。Fig.8a の場合には、 $n_- = 2.7 \cdot 10^{18} [cm^{-3}]$ で、 SiO_2 界面上の HCI_{max0} と基板内部の HCI_{max1} の大きさが逆転し、 HCI_{max} 値が最小となる。

さらに、Fig.8a の下に戻り、基板内部にある GR_{max} 値 ($=GR_{max1} > GR_{max0}$) と n_- との関係を見る。HCI 値のオーダーをになう GR_{max} 値は、Fig.8a の n_- 濃度範囲内では大きく変動しないことが分かる。 GR_{max} の位置は、Fig.10 のように基板内部を左から右へわずかに移動する (GR 値の等高線は $n_- = 2.7 \cdot 10^{18} [cm^{-3}]$ の時のもの)。ただし、 n_- をもっと薄くすると、 GR_{max} 値は増加しだし、その位置も SiO_2 界面上 n_+ 端へ移動する。これは、 n_- が薄ければ、 n_- 層の効果がなくなることを表わす。

以上、我々が提案した HC 値がデバイスの性能を評価する上で有用であると考え、その根拠とした数値例を示した。後節では、この HC 値を LDD 構造にも使い、DDD デバイスとの性能比較を、定量的に行なう。




Fig.9 Transition of HCI_{max} position

($n_- = 2.7 \cdot 10^{18} [cm^{-3}]$, $V_G = 2.5 [V]$, $V_D = 4.5 [V]$: DDD)




Fig.10 Transition of GR_{max} position

次に、HCI 値を平均して電流に見立てた HCG 値 (式 (2.5)) が、実際にドレインアバランシェホットエレクトロンによるゲート電流 I_{gDAHC} を再現しているか調べる。Fig.11a には、 V_D を $V_D = 4.5, 4.0, 3.5 [V]$ と変えて、基板電流 I_{sub} (実線) と HCG 値 (点線) の V_G 特性をシミュレーションした結果を示す。この時、後節で分かるが、 n_- 値としては、DDD と LDD 構造でほとんど同じ Ex_{max} 値をとる充分濃い n_- 値 (Ex_{max} が最小値をとる n_- より大): $n_- = 2.7 \cdot 10^{18} [cm^{-3}]$ を使う。 I_{sub} は、 V_G を上げるといったん上昇し、ある V_G で最小値をとり、その後減少することが実測されている (ゲート長 L_g が $1 [\mu m]$ 程度では、文献 [10])。このことは、シミュレーション (I_{sub} は、 GR 項を通して水平方向電場 Ex と Id に関係する) でも再現できる。さらに Fig.11a からは、HCG 値が V_D を下げると I_{sub} に比べ

て、より敏感に小さくなることが分かる。 $V_D=4.5[V]$ の場合には、 $V_G=2.5[V]$ で I_{sub} は最大となり、一方 HCG は、 $V_G=1.25[V]$ で最大となる。

今度は、 $V_D=4.5[V]$ の時に SiO_2 酸化膜の厚さ tox を $tox=10, 12, 14[nm]$ と変えて、 I_{sub} と HCG の V_G 特性を見る (Fig.11b)。 I_{sub} 値は tox の厚さで大きく変わらないが、HCG 値は tox が薄くなれば敏感に増えていくことが分かる。

以上、 V_D や tox を変えて、HCG の V_G 特性を見た。我々は、文献 [1] や [2] の I_{gDAHC} に関する実測および間接測定例などから判断して、この HCG 値がオーダー的にもうまく I_{gDAHC} に相当した特性を持つと考えている。




Fig.11a V_G dependence of I_{sub} and HCG ($n_- = 2.7 \cdot 10^{18} [cm^{-3}]$, $V_D = 4.5, 4.0, 3.5 [V]$)




Fig.11b V_G dependence of I_{sub} and HCG ($tox = 10, 12, 14 [nm]$, $V_D = 4.5 [V]$: DDD)

なお、 V_G の変化に対して、 I_{sub} のピークと HCG のピークがずれるメカニズムを調べておくために、 $V_D=4.5[V]$ の時の GR_{max} を、 SiO_2 界面上での GR_{max0} (一点鎖線) と SiO_2 界面上を除く基板内部だけを見た最大値 GR_{max1} (点線) に分けてプロットする (場全体の GR_{max} は、Fig.12a の実線となる)。ここで、Fig.12a の各 0, a, b, c 点に対応する、ドレイン側 n_- 拡散層内における GR_{max} の位置は、Fig.12b のように移動する。Fig.12a によれば、0 点まで界面の 1 つ上の格子点にあった GR_{max1} (GR_{max0} は近くの界面上にあり、 $GR_{max0} > GR_{max1}$) は、0 点より V_G が上がると、基板内部へ移り出し ($V_D=1.5[V]$ の時)、界面上の GR_{max0} より大きく効き出す (a 点: $V_D=1.75[V]$ の時)。このため、 $V_G < V_D (=4.5[V])$ で起こる HCG のピーク ($V_G=1.25[V]$) は、界面上の GR_{max0} のピーク (0 点、位置は n_+ 端) と一致することになる。その後、 SiO_2 界面上の GR_{max0} は、 V_G の増加とともに下がるが、b 点で最小となり、以後は増え出す (この時、最小点 b を境に、 GR_{max0} の位置

が n_+ 端から n_- 端へ移る)。Is_{ub} 値は、ちょうど、基板内部の GR_{max1} がピークとなるすぐ近くの b 点で、ピーク ($V_G=2.5[V]$) となっていることが分かる。 $V_G \approx V_D (=4.5[V])$ では、 n_- 端近く界面寄りの c 点で GR_{max} となる。




Fig.12b GR_{max} position for V_G ($V_D=4.5[V]$)




Fig.12a V_G dependence of GR_{max} and HCG ($n_- = 2.7 \cdot 10^{18} [cm^{-3}]$, $V_D = 4.5[V]$: DDD)

7 HC 評価値による LDD と DDD 構造の比較

この節では、我々が DDD 構造において、デバイスの性能評価に有用であると考えた HC 値を、LDD 構造に適用した上で、DDD 構造との性能比較を行なう。Fig.13 には、LDD 構造のスペーサ長:LSW を、LSW=0.03, 0.055, 0.08 [μm] (それぞれのケースを、LDD1, LDD2, LDD3 と略す) と変えた時の、Ex_{max} と Id の n_- 特性を示す。バイアスは、前節と同じ $V_G=2.5[V]$, $V_D=4.5[V]$ として、DDD 構造の結果も再掲する。ここでは、4 節で述べたように、LDD 構造における n_- 層の回り込み位置 L0 を、DDD 構造の D0 より 0.005 [μm] 短くしてある。その理由は、スペーサで n_- 層を大きくとれば、実効のチャネル長は長くなり、ドレイン電子電流 Id は減ってしまい、両構造を比較する上でつまらないからである。我々は、元々のデバイスの仕様を変えないためにも、Id 値を合わせておきたいと考えたわけである。実際に、LDD 構造を L0=D0 のままで、LSW=0.025, 0.05, 0.075 [μm] とすると、Id は、DDD 構造の 0.4475 [mA] ($n_- = 2.7 \cdot 10^{18} [cm^{-3}]$ の時) から、順に 0.4435, 0.4419, 0.4408 [mA] と減る。これに対し、先のように L0 を D0 より 0.005 [μm] 短くし、LSW=0.03 [μm] (LDD1) とした場合には、Id 値が 0.4592 [mA] ($n_- = 2.7 \cdot 10^{18} [cm^{-3}]$) と増加する。

Fig.14 には、Fig.13 と同様に、スペーサ長 LSW を変えた時の、HC と GR_{max} の n_- 特性を示す。LDD 構造のドレイン側 n_- 層における、Ex_{max} や HCImax の位置は、 n_- が濃くなるにしたがって、DDD 構造の場合と同様に、 n_+ ドレイン端 (LSW によって変わる) から




Fig.13 Exmax and Id for n_-

($V_G=2.5[\text{V}]$, $V_D=4.5[\text{V}]$, $\text{tox}=12[\text{nm}]$: LDD(1,2,3) and DDD)




Fig.14 HC and GRmax for n_-

基板内部へソース側に向かって移動することを、シミュレーションから確認している (n_- が濃くなれば、スペーサ長 LSW に依らず、 Exmax や HCImax の位置は、DDD 構造の場合と同じ位置にくる)。Fig.13 と Fig.14 の結果から、DDD 構造と LDD(1,2,3) 構造について比べると、次の事が言える。

(1) n_- 濃度を変えた時の Exmax の最小値は、LDD1 と LDD3 間のスペーサ長 (LSW=0.03 ~ 0.08 μm) では、ほとんど変わらない。LDD1 構造の Exmax の最小値: $3.234 \cdot 10^5 \text{ V/cm}$ は、DDD 構造の Exmax 最小値: $3.404 \cdot 10^5 \text{ V/cm}$ より 5.0% 下がり、最小となる n_- 値は薄い方へ移動する。この時、両構造で Exmax の位置は、同じ場所にある。 n_- 値を濃くすると、LDD 構造にした Ex の緩和効果が消え、DDD と LDD 構造の Exmax 値は漸近する (その位置も同じ)。

(2) LDD 構造のスペーサ長 LSW を長くすると、ドレイン電子電流 Id が下がる。DDD 構造で Exmax が最小の時、 $\text{Id}=0.4376[\text{mA}]$ ($n_-=2.4 \cdot 10^{18} [\text{cm}^{-3}]$) となるのに対し、LDD1 構造で Exmax が最小の時 ($n_-=1.95$) には、 Exmax 値を $0.17 \cdot 10^5 \text{ V/cm}$ (5.0% 減) 緩和できる代わりに、 Id 値も $0.4280[\text{mA}]$ (2.2% 減) に下がってしまい、デバイスの動作性能が悪くなる。 n_- を濃くすれば Id 値も上がるが、 Exmax 値も上がり、ホットエレクトロンによる信頼性が減る。この時、LDD1, LDD2, LDD3 構造で、 Id 値は $0.4280, 0.4260, 0.4246[\text{mA}]$ となり、 Exmax 値はほぼ変わらないのに、 Id 値は LSW が長くなるにしたがって下がる。

(3) n_- 濃度を変えた時の HC の最小値は、LDD1 と LDD3 間のスペーサ長では、ほとんど

変わらない。LDD1 構造の HC 最小値: $0.2220 \cdot 10^{19} [cm^{-3}]$ ($n_- = 1.65 \cdot 10^{18} [cm^{-3}]$ の時) は、DDD 構造の HC 最小値: $0.6125 \cdot 10^{19} [cm^{-3}]$ ($n_- = 2.25$) より下がり、最小となる時の n_- 値は薄い方へ移動する。 n_- が濃いと LDD 構造にした効果がうすれ、HC 値は Exmax 値の場合と同様に、DDD 構造の値に漸近する。

(4) GRmax の位置は n_- 層内部にあり、LDD と DDD 構造で値に大きな差はない。

(5) Exmax が最小となる n_- 値より濃い $n_- = 2.7 \cdot 10^{18} [cm^{-3}]$ では、DDD も LDD 構造も Exmax の位置は同じで、 n_- 層内部にある。一方、 $n_- = 2.25$ では、DDD 構造の Exmax の位置は n_+ 端 SiO_2 界面上にあるが、LDD 構造の Exmax の位置は、すでに $n_- = 2.7$ の時と同じ n_- 層内部の位置にある。したがって、LDD 構造にした方が、より薄い n_- 濃度で、早く n_- 層の効果が出ることが分かる。

これらの知見をふまえ、HC 値が最小となる時の Exmax0(界面上), Exmax1(界面上を除く), n_- 値, HC 値, Id 値が、スペーサ長 LSW を変えた (0.015, 0.03, 0.055, 0.08, 0.16 $[\mu m]$) 時に、変動する様子を見る (Fig.15a,b)。シミュレーションから、LDD 構造のスペーサ長を $LSW = 0.0 [\mu m]$ とした、DDD 構造のゲート長 L_g を 0.01 $[\mu m]$ だけ狭めたのと同様な結果は、Id 値が上がる以外 ($n_- = 2.25$ では、0.4324 $[mA]$ から 0.4492 $[mA]$ になる) は、Exmax, HC, GRmax と、ほぼ DDD 構造の値と変わらないことが分かっている。Fig.15a,b で $LSW = 0.0$ の時の値には、わざと DDD 構造の値を使った。




Fig.15a,b から、 LSW が 0.03 $[\mu m]$ を超えると、HC が最小となる時の HC, Exmax0, Exmax1, n_- 値がほとんど変わることが分かる。ただし、Id 値だけは、 LSW が 0.03 $[\mu m]$ を超えても、徐々に下がる。このように、DDD 構造を LDD 構造にすると、HC が最小となる時の Exmax は、 $3.464 \cdot 10^5 V/cm$ から 3.267 ($LSW = 0.16 [\mu m]$ の時) に緩和できるが、代わりに Id 値も 0.4324 $[mA]$ から 0.4053 $[mA]$ ($LSW = 0.16$) に下がってしまう。そして、HC が最小となる n_- は、LDD 構造では、DDD

構造の場合より薄い方へ移動する。したがって、LDD 構造の最適化の際には、ホットエレクトロン (I_{gDAHC}) に対する信頼性以外に、デバイスの性能も考慮しなければならないので、 Ex_{max} が最小となる条件が最適とはならない。

文献 [1] によれば、実際のドレインエンジニアリングで、LSW は大きくすればよいというものではなく、

(1) I_d の減少分 (2) Ex_{max} の上限 (3) 短チャネル効果によるしきい値電圧 V_{th} の減少分を考慮して n_- の最適値を決めるという。 I_{gDAHC} (デバイス劣化を顕著に引き起こす) を減らすためのデバイス構造を性能評価できる、我々の HC 値を使えば、最適な n_- 値を決める手順を定量的に進めることができる。以下、その手順を Fig.13,14 の場合で説明する。

まず、DDD 構造では、前節で述べたように、HC が最小となる $n_- = 2.25 \cdot 10^{18} [cm^{-3}]$ を最適な n_- 値とする。この時 Ex_{max} は $3.464 \cdot 10^5 [V/cm]$ で、 I_d は $0.4324 [mA]$ である。次に、LDD 構造で、HC 値が下がる方向 (n_- を薄く) に、DDD 構造の $0.4324 [mA]$ とほぼ等しい I_d をとる n_- 値を捜す。Fig.13 によれば、ちょうど $n_- = 2.1$ の時の LDD2 (LSW = $0.55 [\mu m]$) が $I_d = 0.4330 [mA]$ をとり、 I_d 値をほぼ変えずに、この時の Ex_{max} が $3.258 \cdot 10^5 [V/cm]$ となり、DDD 構造より Ex_{max} を $0.206 (5.9\%)$ 下げ、 Ex を緩和できる (Table 3)。

このデバイス構造の違いによる性能を HC 値から見れば、DDD 構造で $HC = 0.6125 \cdot 10^{19} [cm^{-3}]$ 、LDD2 構造では、 $0.2775 \cdot 10^{19} [cm^{-3}]$ となり、LDD2 構造の方が 54.7% ホットエレクトロンの影響が改善され、デバイスとしては向上したと言える (Fig.14, Table 3)。したがって、この LDD2 構造の例では、 $n_- = 2.10 \cdot 10^{18} [cm^{-3}]$ が最適値となる (HC の最小値は $n_- = 1.65$ で起こる)。Table 3 によれば、たとえ同じ $n_- = 2.25$ を使っても、LDD2 構造は、DDD 構造より 45.8% 性能が向上する。以上、HC を使い、定量的にドレイン側の構造と、デバイスの性能を評価できる事を示した。

Table 3 Comparison between DDD and LDD2 (LSW = $0.055 [\mu m]$)

Type	$ Ex_{max} [\times 10^5 V/cm]$	$I_d [mA]$	$HC [\times 10^{19} cm^{-3}]$	$n_- [\times 10^{18} cm^{-3}]$
DDD	3.464	0.4324	0.6125	2.25
LDD2	3.258 (5.9%)	0.4330	0.2775 (54.7%)	2.10
LDD2	3.324 (4.0%)	0.4396	0.3320 (45.8%)	2.25

また、前節のように、HCG 値 (I_{gDAHC}) と I_{sub} 値の V_G 特性を、LDD2 構造 ($n_- = 2.1 \cdot 10^{18} [cm^{-3}]$) でも調べ、DDD 構造 ($n_- = 2.25$) の場合と比較する (Fig.16)。DDD と LDD2 構造を、 I_{sub} のピーク値: I_{submax} で比べると、 9.0% の違いであるが、HCG (I_g に相当) のピーク値: HCG_{max} で比べると、 94.9% の違いとなることが分かる (Table 4)。

Table 4 Comparison between DDD and LDD for I_{submax} , HCG_{max} (Peak)

Type	$I_{submax} [mA]$	$HCG_{max} [\times 10^{-13} A]$	$n_- [\times 10^{18} cm^{-3}]$
DDD	0.02945 ($V_G = 2.25 [V]$)	18.06 ($V_G = 1.25 [V]$)	2.25
LDD1	0.02704 ($V_G = 2.5 [V]$: 8.2%)	0.9453 ($V_G = 1.5 [V]$: 94.8%)	2.10
LDD2	0.02681 ($V_G = 2.5 [V]$: 9.0%)	0.9253 ($V_G = 1.5 [V]$: 94.9%)	2.10

これにより、LDD 構造がゲート電流 I_g の低減に効果があり、その結果ホットエレクトロンによるデバイス特性の劣化を抑え、素子の信頼性を上げる働きを持つと言える。Fig.16 のグラフ上で、LDD1, LDD2, LDD3 の各線はほぼ重なり、スペーサ長 LSW の違いによる I_{sub} , HCG 値の差はそれぞれ 1~2% 程度である。




Fig.16 V_G dependence of I_{sub} and HCG
(DDD: $n_- = 2.25 \cdot 10^{18} [cm^{-3}]$, LDD2: $n_- = 2.1$)




Fig.17 HCGmax and I_{submax} for n_-
($V_D = 4.5 [V]$, $tox = 12 [nm]$)

次に、DDD 構造と LDD 構造における、Ex 緩和効果の違いを最大基板電流 I_{submax} と HCG_{max} で見ておく。ここで、 I_{submax} と HCG_{max} の定義は、ある n_- 値でゲート電圧 V_G を変えた時の I_{sub} と HCG の最大値とした。したがって、Table 4 から、DDD 構造の $n_- = 2.25 \cdot 10^{18} [cm^{-3}]$ での I_{submax} , HCG_{max} は $0.02945 [mA]$, $0.1806 \cdot 10^{-11} [A]$ となり、LDD2 構造の $n_- = 2.10$ での I_{submax} , HCG_{max} は $0.02681 [mA]$, $0.9253 \cdot 10^{-13} [A]$ となる。この時、 I_{sub} , HCG 値が最大となる V_G は、DDD 構造 ($n_- = 2.25$) でそれぞれ $2.25 [V]$, $1.25 [V]$ 、一方 LDD2 構造 ($n_- = 2.10$) では $V_G = 2.5 [V]$, $1.5 [V]$ である。各構造で n_- 値が薄くなると、 I_{sub} , HCG 値が最大となる V_G は V_G 値が低い方へ移動するが、Fig.17 のような n_- の範囲 ($1.65 \sim 3.3 \cdot 10^{18} [cm^{-3}]$) では、最大となる時の V_G 値はほぼ変動しない。Fig.17 には、DDD (実線) と LDD2 構造 (点線) における I_{submax} と HCG_{max} の n_- 特性を示す (この図で LDD1, 2, 3 は重なる)。これらの結果から、次の事が分かる。

(1) LDD 構造の HCG_{max} は DDD 構造に比べ、 n_- に対する変化が平坦であることから、LDD 構造がゲート電流 I_g に寄与するホットエレクトロンの抑制に、かなり有効であることが分かる。

(2)LDD 構造の I_{submax} 値は、 n_- が薄い所で DDD 構造より低くなり、LDD 構造の I_{sub} に寄与するホットキャリアの抑制効果がでるが、DDD と LDD 構造において最適な n_- 値と決めた $n_-=2.25$, 2.10 では両構造の I_{submax} 値に大きな差はでない ($n_-=2.10$ で LDD2 構造の I_{submax} は $0.02681[mA]$ 、その時 DDD 構造では $0.02870[mA]$ となり、6.6%の違いである)。HCGmax, I_{submax} とも n_- の薄い所で、DDD と LDD 構造の値が開くので、 n_- を薄くした方がスペーサ LSW の効果が大きい。

(3)DDD 構造で I_{submax} が最小となる n_- 値は $1.65 \cdot 10^{18}[cm^{-3}]$ であるが、 Ex_{max} が最小となる $n_-=2.4$ (Fig.13 参照) とは一致しない。LDD 構造でも同様の事が言え、 I_{submax} 値は直接 Ex_{max} 値と関係してはいない。文献[1]の4.4節によれば、DDD 構造と LDD 構造とも、シミュレーションで得た Ex_{max} 値が最小となるリン打ち込み量 (n_- に相当) と、実験から得た I_{submax} 値が最小となるリン打ち込み量とは、良く対応するとあるが、我々のシミュレーション結果からは、むしろ I_{submax} 値が最小となる n_- は、 Ex_{max} 値ではなく GR_{max} 値が最小となる n_- と一致する (DDD 構造では、Fig.14 の GR_{max} と Fig.17 の I_{submax} は、ともに $n_-=1.65 \cdot 10^{18}[cm^{-3}]$ で最小値をとる)。このシミュレーションで、GR と Ex の関係は、1 節で示したモデルを使い、 $E'_n=Ex$, $E'_p=Ex$ とした。

以上、 I_{submax} の最小値が、 GR_{max} の最小値と関係する事と、HCGmax 値から、LDD 構造による Ex の緩和効果が DDD 構造に比べ有効であることを示した。

8 しきい値電圧 V_{th} 特性とデバイス構造

この節では、LDD 構造において n_- の最適値を決める目安の 1 つとなる、しきい値電圧 V_{th} 特性を調べておく。また、 V_{th} 値の算出について、文献から 2 例を試み、検討の結果から両者を組み合わせて作った短チャネル用として妥当な V_{th} 値の計算式を提案する。

n-MOS では、デバイスの動作を正確に制御するために、この V_{th} 値が一定になるようにデバイスを作る必要がある。しかし、デバイスが短チャネル (特に $1\mu m$ 以下) になると、 V_{th} の低下やサブスレッショルド特性の変動が問題になってくる。LDD 構造では、この短チャネル効果によって生ずる V_{th} の低下を抑え (V_{th} を上げる)、改善できるとされる。この V_{th} 値の改善を確認するために、 V_{th} 特性を LDD 構造と DDD 構造で比較する。ここで $V_D=4.5[V]$ として、 n_- には、前節で見た $V_G=2.5[V]$ での n_- 最適値：LDD 構造では $2.10 \cdot 10^{18}[cm^{-3}]$ 、DDD 構造では $n_-=2.25$ を使う。

まず、 V_{th} 値の計算には、Selberherr が勧めるシミュレーションに向く定義:

$$(8.1) \quad I_{d_i}(V_G = V_{th}, V_D, V_{BG}) = \frac{0.1[\mu A] \cdot ZW[\mu m]}{Lg[\mu m]}$$

を使う (文献[11] 参照)。この式は、ドレイン電子電流 I_d が $I_{d_i}[\mu A]$ と等しくなる時の V_G 値を、 V_{th} 値と決めることを表わす。この I_{d_i} 値は、n-MOS 場の奥行きが $ZW=6[\mu m]$ の時、DDD と LDD 構造でそれぞれ、

$$I_{d_i}=1.500 \cdot 10^{-6}[A] \quad (\text{ゲート長 } Lg=0.40[\mu m]: \text{DDD})$$

$$I_{d_i}=1.538 \cdot 10^{-6}[A] \quad (Lg=0.39[\mu m]: \text{LDD})$$

となる。Fig.18 にサブスレッショルド領域における I_d 特性を示す。この図から、 V_{th} 値が求

求まる。DDD 構造 (最適値の $n_- = 2.25$) では、 $V_{th} = 0.7356[V]$ で、一方 LDD2 構造 ($n_- = 2.10$) では、 $0.7399[V]$ となる。相互コンダクタンス $g_m = \frac{\Delta I_d}{\Delta V_G}$ は、 $\Delta V_G = 0.74 - 0.72 = 0.02[V]$ の範囲で、それぞれ DDD 構造は $0.02820[mA/V]$ 、LDD2 構造では $0.02840[mA/V]$ となる。この V_{th} 定義式 (8.1) の例では、DDD と LDD2 構造で V_{th} 値の差は $0.01[V]$ 以下で、サブスレッショルド特性として見た g_m の差もわずかなので、両構造間で V_{th} の低下に対する改善面としては大差ないという結果となる。

また、LDD1 と LDD3 間で I_d 値の差は 0.5% 程度で、その違いは V_{th} の差としてほとんど表われない。LDD2 構造の n_- 値を DDD 構造と同じ $n_- = 2.25$ としてサブスレッショルド特性を見ると (Fig.18 の点線)、 g_m 値は $0.02970[mA/V]$ で両構造より良くなるが、 V_{th} 値は $0.7374[V]$ まではしか上がらない。 $n_- = 2.10$ の LDD2 構造よりも n_- を濃くした分、 V_{th} 低下の改善は悪くなる。




Fig.18 V_{th} property for DDD, LDD2
(By Selberherr; $V_D = 4.5[V]$, $tox = 12[nm]$)

ところで、我々はドレイン電圧 V_D を安全のために、電源電圧より大きくとってシミュレーションしたが、文献 [12] によれば、ゲート長 L_g が $0.5[\mu m]$ と $0.35[\mu m]$ 世代における電源電圧 V_D は、 $3.3[V]$ とされる。そこで、 $V_D = 3.3[V]$ とした時のしきい値電圧 V_{th} 特性を見ておく。これまでのように、HC 値により n_- の最適化を行なうと、DDD 構造では $n_- = 1.35 \cdot 10^{18}[cm^{-3}]$ 、LDD2 構造では $n_- = 1.20 \cdot 10^{18}[cm^{-3}]$ が最適値となる。DDD 構造では $n_- = 1.05 \cdot 10^{18}[cm^{-3}]$ で、 Ex_{max} が最小値 $2.226 \cdot 10^5[V/cm]$ をとり、 $V_D = 4.5[V]$ とした場合の最小値 ($n_- = 2.4$ で $Ex_{max} = 3.404$) より $1 \cdot 10^5[V/cm]$ 以上下がる。DDD 構造の HC 値は、 $n_- = 1.35$ で最小となり、我々はこの n_- 値を最適値と考える。 I_d 値は下げないで、HC 値を下げるという、これまでの方針から LDD2 構造の最適値は $n_- = 1.20$ (HC 値で 74.5% の改善: Table 5) とする。この時 LDD2 構造の Ex_{max} 値は、DDD 構造 ($n_- = 1.35$) の値より $0.092 \cdot 10^5[V/cm]$ 下がる。

Table 5 Comparison between DDD and LDD2 by HC ($V_D = 3.3[V]$, $V_G = 2.5[V]$)
($Ex_{max} [\times 10^5 V/cm]$, $n_- [\times 10^{18} cm^{-3}]$)

Type	Ex_{max}	$I_d [mA]$	HC $[\times 10^{15} cm^{-3}]$	n_-	$I_{submax} [\times 10^{-5} A]$
DDD	2.307	0.3400	0.7490(min)	1.35	0.4442 ($V_G = 1.50[V]$)
LDD2	2.215	0.3366	0.1909(74.5%)	1.20	0.2966 ($V_G = 1.75[V]$)

大谷による文献 [12] では、ゲート幅 $ZW = 15[\mu m]$ 、 $V_D = 3.3[V]$ 、バックゲート電圧 $V_{BG} = 0[V]$ 、 L_g のばらつき $\pm 20\%$ の元で、 I_d が $10[nA]$ 流れる時のゲート電圧 V_G を V_{th} と定義し、

この V_{th} 値は、 $0.5[V] \pm 0.15[V]$ の目標特性を満たす必要があるとされる。我々のシミュレーションでは、 $ZW=6[\mu m]$ ($Lg=0.4[\mu m]$) であるので、 I_d が $4[nA]$ 流れる時の V_G を V_{th} とする。また、同文献 [12] によれば、ホットキャリア寿命は、10 年で V_{th} のシフトが $0.1[V]$ 以下、 g_m の変化が 10% 以下とされると言い、その条件は経験的に、ストレス印加後の I_{sub} がゲート幅 (ZW) $1[\mu m]$ 当たり $1[\mu A]$ であれば、約 10 年の寿命に相当するという。この目安を我々に用いれば、 $ZW=6[\mu m]$ であるので、 I_{sub} を $6[\mu A]$ 以下に抑える必要がある。Table 5 によれば、DDD と LDD2 構造の I_{submax} と、この $6[\mu A]$ 以下の目安を満たしている。

ただし、 I_d 値として $I_{d_{i0}}=4[nA]$ を使い、Selberherr の $I_{d_i}=1.5[\mu A]$ とは 10^{-3} 倍ほど低い I_d 値を扱うので、ポアソン方程式 (5.1)、電子密度 n の移流拡散方程式 (5.2)、正孔密度 p の移流拡散方程式 (5.3) それぞれの各ソルバ：MICCG(1,3), ILUBCGSTB(1,3), ILUBCGSTB(1,3) における収束判定値：EPSICW, EPSICWN, EPSICWP の値を、

通常 (I_d 値が $[mA]$) の $1.0 \cdot 10^{-12}$, $1.0 \cdot 10^{-11}$, $2.0 \cdot 10^{-7}$ ($[mA]$ セット) から、
 $0.5 \cdot 10^{-15}$, $0.25 \cdot 10^{-14}$, $1.0 \cdot 10^{-10}$ ($[nA]$ セット) までに

下げる必要がある。CV 法による解の妥当性を、 I_d 値がソース電流 I_s と基板電流 I_{sub} の和になっているかどうか ($I_d := I_s + I_{sub}$) で見ると、 I_d 値が $[mA]$ オーダーの時には通常のソルバ収束判定値 ($[mA]$ セット) で 0.001% 以下の相対誤差となるが、 I_d 値が $[nA]$ オーダーになると、ソルバ収束判定値を通常の $\frac{1}{1000}$ 程度 ($[nA]$ セット) にしないと同程度の相対誤差にはできない (Table 6 による)。Selberherr の I_{d_i} のように、 I_d 値が $[\mu A]$ オーダーの場合にも、通常の $\frac{1}{10}$ 程度のソルバ収束判定値 (EPSICW, EPSICWN, EPSICWP) :

$0.25 \cdot 10^{-12}$, $0.125 \cdot 10^{-11}$, $0.5 \cdot 10^{-7}$ ($[\mu A]$ セット)

を使わねばならない。 $V_D=3.3[V]$, $V_G=0.44[V]$ ($n_- = 1.35 \cdot 10^{18} [cm^{-3}]$:DDD) の場合に収束判定値を下げると、各ソルバの反復回数が増えるので、CPU 時間は通常に比べ 16% 増 (179/154) となる。この時、全体のガンメル反復の回数は、4 回で変わらない (ガンメル収束判定値 $EPSNO=0.16 \cdot 10^{-4}$)。Fig.19a,b に、このように求めた $V_G=3.3[V]$ の時の DDD と LDD2 構造のサブスレッショルド特性 (V_G-I_d グラフ) を示す。

Table 6 Solver convergence for low I_d (DDD, $tox=12[nm]$)
 $(V_D, V_G [V], n_- [\times 10^{18} cm^{-3}], CPU\ time [sec])$

Bias	n_-	EPSNICW,N,P	$I_d [A]$	$\frac{(I_s + I_{sub} - I_d) \cdot 100}{I_d} [\%]$	CPUtime
$V_D=4.5, V_G=2.50$	2.25	$[mA]$ set	$0.432479 \cdot 10^{-3}$	-0.001	765
$V_D=4.5, V_G=0.72$	2.25	$[mA]$ set	$0.107477 \cdot 10^{-5}$	0.19	191
$V_D=4.5, V_G=0.72$	2.25	$[\mu A]$ set	$0.107704 \cdot 10^{-5}$	-0.002	198
$V_D=3.3, V_G=0.44$	1.35	$[mA]$ set	$0.559333 \cdot 10^{-8}$	-59.0	154
$V_D=3.3, V_G=0.44$	1.35	$[\mu A]$ set	$0.369957 \cdot 10^{-8}$	0.29	162
$V_D=3.3, V_G=0.44$	1.35	$[nA]$ set	$0.371508 \cdot 10^{-8}$	0.002	179

この図で、DDD, LDD 構造とも、 I_d 値が $4[nA]$ ($=I_{d_{i0}}$) をとる V_G 値を V_{th} と決める。 $V_D=3.3 [V]$ において、DDD 構造 (最適 $n_- = 1.35 \cdot 10^{18} [cm^{-3}]$) の V_{th} 値は $0.4446 [V]$ で、




Fig.19a Vth property for DDD

(By Ootani, $V_D=3.3[V]$, $tox=12[nm]$, DDD: $n_-=1.35$, LDD2: $n_-=1.20 \cdot 10^{18} cm^{-3}$)




Fig.19b Vth property for LDD2

LDD2 構造 (最適 $n_-=1.20 \cdot 10^{18} [cm^{-3}]$) の V_{th} 値は $0.5610[V]$ となる。LDD2 構造では V_{th} 値が上がり、 $0.1164[V]$ 改善されている。 g_m 値も、DDD 構造の $V_G=0.44[V] \sim 0.46[V]$ 間で見た $7.040 \cdot 10^{-8} [A/V]$ から、LDD2 構造の $V_G=0.55[V] \sim 0.57[V]$ 間で見た $11.79 \cdot 10^{-8} [A/V]$ へ上がり、サブスレッショルド特性も少し改善している。LDD 構造において、スペーサ長 LSW を変えて影響を見ると、同じ n_- 値の LDD1 構造では (Fig.19b の一点鎖線)、わずかに V_{th} 値が LDD2 構造より $0.0006[V]$ 下がるだけで、LDD2 構造とほとんど変わらない。LDD3 構造は Fig.19b 上において LDD2 構造と重なる。また、Fig.19b には、LDD2 構造の n_- 値を、DDD 構造の最適 n_- 値 ($=1.35$) と同じ値にした場合の V_{th} 特性 (点線) も表わしてある。この時、 g_m 値は最適 n_- 値 ($=1.20$) の LDD2 構造とほぼ変わらないが、 V_{th} 値は $0.0034[V]$ 下がってしまう。

これら $V_D=3.3[V]$ の時のスレッショルド特性を見ると、短チャネルの場合には、Selberherr の V_{th} 定義式 (8.1) において I_d 値のオーダーを与える $0.1[\mu A]$ が大きすぎると判断できる。そこで、 $V_D=3.3[V]$ の時の大谷文献 [12] による V_{th} 定義を参考にして両者を組み合わせた、次の V_{th} 定義式を新たに提案する (定義式の使い方は Selberherr と同じとする)。

$$(8.2) \quad I_{d_{tA}}(V_G = V_{th}, V_D, V_{BG}) = \frac{4[nA] \cdot ZW[\mu m]}{15 \cdot Lg[\mu m]}$$

ここで、ゲート長 $Lg=0.4[\mu m]$ 、ゲートの奥行き $ZW=15[\mu m]$ の時に、 $I_{d_{tA}}$ 値が $10[nA]$ となるようにして、 $V_D=3.3[V]$ では、大谷文献 [12] と一致させる。したがって、我々のシミュ

レーションでは $ZW=6[\mu m]$ なので、

$$Id_{tA}=0.4000 \cdot 10^{-8}[A] \text{ (ゲート長 } Lg=0.40[\mu m]: \text{DDD)}$$

$$Id_{tA}=0.4103 \cdot 10^{-8}[A] \text{ (} Lg=0.39[\mu m]: \text{LDD)}$$

となる。この Id_{tA} 値を、 $V_D=4.5[V]$ の場合の V_{th} 計算に、再び適用してみると Fig.20a,b となる。




Fig.20a V_{th} property for DDD

(By Aoki, $V_D=4.5[V]$, $tox=12[nm]$, DDD: $n_-=2.25$, LDD2: $n_-=2.10$ [$\cdot 10^{18} cm^{-3}$])




Fig.20b V_{th} property for LDD2

Table 7 V_{th} , g_m for DDD and LDD2 ($V_D=3.3[V]$, $4.5[V]$)

V_D [V]	Type	n_- [$\times 10^{18} cm^{-3}$]	V_{th} by (8.2) [V]	g_m [$\times 10^{-8} A/V$]
3.3	DDD	1.35	0.4446	7.040
3.3	LDD2	1.20	0.5616	11.79
3.3	LDD2	1.35	0.5584	13.01
4.5	DDD	2.25	0.4152	7.935
4.5	LDD2	2.10	0.5265	10.02
4.5	LDD2	2.25	0.5239	10.75

目安となる Id_{tA} 値が Selberherr の Id_t 値より下がるので、 V_{th} 値は $0.03[V]$ ほど下がり、DDD 構造 ($n_-=2.25$) で $0.4152[V]$ 、LDD2 構造 ($n_-=2.10$) で $0.5265[V]$ となる。LDD2 構造では、 V_{th} 値を DDD 構造より $0.1113[V]$ ($V_D=3.3[V]$ の時と同程度) 改善できる。LDD2 構造による g_m 値の改善も、 $V_D=3.3[V]$ の時と同程度で効果がある。Fig.20b によれば、LDD 構造のスペーサ長 LSW による違いはわずかで、LDD1 構造 (一点鎖線)、LDD3 構造とも

ほとんどLDD2構造と重なる。また、DDD構造の最適 n_- 値と同じ n_- にしたLDD2構造の V_{th} 値は、最適な n_- 値の時よりわずかに0.0026[V]下がる。

試しに、 $V_D=3.3[V]$ の場合にも、式(8.2)の Id_{tA} 値を目安として V_{th} 値を求めると(DDD構造では変わらない)、LDD2構造で $n_-=1.20$ (最適値)、 $1.35 \cdot 10^{18}[cm^{-3}]$ の時の V_{th} 値は、それぞれ0.5610[V], 0.5576[V]だったものが、0.5616[V], 0.5584[V]となる。Table 7に、式(8.2)に基づいて求めた、 $V_D=3.3[V]$ と4.5[V]の場合の、 V_{th} と g_m 値をまとめておく。

以上、提案した V_{th} の定義式(8.2)が有効であることと、LDD構造はDDD構造に比べ、 g_m 値とともに、 V_{th} 値の改善が0.1[V]程度できることが分かった。この結果は、LDD2構造における $n_-=2.10 \cdot 10^{18}[cm^{-3}]$ が、 $V_D=4.5[V]$ では最適値と考えてよく、 V_{th} 特性から見ても、HC値を使ってデバイスを最適化する手段が有効であることを示す。

9 基板バイアス効果とHC値によるデバイスの最適化

この節ではDDDとLDDデバイスに、基板バイアス V_{BG} (-0.5, -1[V]など)をかけた時の、 n_- に対する最適化をHC値により行ない、HC値を使う手段が有効である1例とする。この時、基板バイアス効果をシミュレーションする際には、ガンメル反復初期値($V_{BG}=0[V]$ の結果を使う)の「バックゲート側の中性領域の電位 ψ 」にだけ、あらかじめ V_{BG} を加えゲタをはかせておかないと解は収束しない。我々のシミュレーションでは、Fig.1のようにp型基板濃度に段差をつけているので、中性領域とみなす範囲を大きく見て「 ψ とバックゲート電位 ψ_{BG} との差が $0.009+STPVB(=0.01250)[V]$ まで」として、次のアルゴリズムを組んだ(STPVBはp濃度の段差による電位差を表わす)。

```
if ( |  $\psi - \psi_{BG}$  |  $\leq 0.009[V] + | STPVB (= 0.01250[V]) |$  ) then
     $\psi = \psi + V_{BG}$ 
endif
```

$$\text{ここで、} STPVB = \frac{k_B T_l}{e} \ln\left(\frac{N_{a+}}{n_i}\right) - \frac{k_B T_l}{e} \ln\left(\frac{N_{a-}}{n_i}\right) = -0.3524 - (-0.3649),$$

$$\psi_{BG} = V_{BG}(=0) - \frac{k_B T_l}{e} \ln\left(\frac{N_{a-}}{n_i}\right), \quad \frac{k_B T_l(=300[K])}{e} = \frac{1}{38.68}$$

$$n_i = 1.5 \cdot 10^{10}[cm^{-3}], \quad N_{a+} = 5 \cdot 10^{16}[cm^{-3}], \quad N_{a-} = \frac{N_{a+}}{4} \cdot 10^{16}[cm^{-3}]$$

この基板バイアス($V_{BG} < 0$)は、 Id 値を下げてしまうが、空乏層が広がるために、しきい電圧 V_{th} を上げる効果があるとされる。このため、短チャネル効果による V_{th} 値の低下を改善できる期待がある。Table 8に $V_D=4.5[V]$, $V_G=2.5[V]$ で、 V_{BG} を0.0, -1.0[V]とした時の、DDD, LDD構造それぞれの n_- に対する Ex_{max} の最小値, HCの最小値とその時の Id , GR, I_{sub} 値をまとめる。Table 8によれば、DDD, LDD構造ともバックゲート電圧 V_{BG} を-1.0[V]にすると、 $V_{BG}=0[V]$ の場合に比べて Ex_{max} の最小値はおよそ2%上がり、それにつれてHC値も上がる。一方、 Id 値は大きくおよそ20%も下がり、デバイスとしては良くない変化を起こす。DDD, LDD2各構造に対する Ex_{max} , HC, Id , GR値の n_- 特性を、 $V_{BG}=0[V]$ と-1[V]で比べるとFig.21, 22となる。DDDとLDD2構造とも、 Ex_{max}

値と HC 値がそれぞれ最小となる n_- 値は、 V_{BG} を 0[V] から -1[V] にしても変わっていない。したがって、 $V_{BG}=-1[V]$ とした場合も、 $V_{BG}=0[V]$ の時と同様に、DDD 構造の n_- 最適値は $2.25 [10^{18} \text{ cm}^{-3}]$ と考え、LDD2 構造の n_- 最適値も Id 値を変えないという方針から $2.10 [10^{18} \text{ cm}^{-3}]$ とする。

Table 8 Exmax,HC,Id,GR,Isub for V_{BG} (DDD,LDD2; $V_D=4.5[V]$, $V_G=2.5[V]$, $tox=12[nm]$)
 $(V_{BG} [V], |Exmax| [\times 10^5 \text{ V/cm}], HC [\times 10^{19} \text{ cm}^{-3}], Id, Isub [mA], GR [\times 10^{29} \text{ cm}^{-3}];$
 $n_- [\times 10^{18} \text{ cm}^{-3}]) : V_{BG}=0, -1[V]$

Type	V_{BG}	Exmax (n_-)	HC (n_-)	Id (n_-)	GR (n_-)	Isub (n_-)
DDD	0.0	3.404(2.40)	0.6125(2.25)	0.4324(2.25)	0.1503(2.25)	0.0294(2.25)
LDD2	0.0	3.225(1.95)	0.2112(1.65)	0.4106(1.65)	0.1095(1.65)	0.0224(1.65)
DDD	-1.0	3.489(2.40)	0.7274(2.25)	0.3489(2.25)	0.1370(2.25)	0.0259(2.25)
LDD2	-1.0	3.280(1.95)	0.2597(1.65)	0.3294(1.65)	0.1005(1.65)	0.0196(1.65)




Fig.21 Exmax and Id for n_-

($V_{BG}=0, -1[V]$; $V_G=2.5[V]$, $V_D=4.5[V]$, $tox=12[nm]$: LDD2 and DDD)




Fig.22 HC and GRmax for n_-

この最適な DDD 構造 ($n_-=2.25 [10^{18} \text{ cm}^{-3}]$) と LDD2 構造 ($n_-=2.10$) において、 $V_{BG}=0, -1[V]$ の時の Isub, HCG 値の V_G 特性を見ると Fig.23 となる。Fig.23 によれば、 $V_{BG}=0, -1[V]$ とした事で、DDD, LDD2 構造とも Isub と HCG のピーク位置および値はほぼ変わらない。このピーク値から求めた Isubmax と HCGmax 値の n_- 特性は、Fig.24 となる。HCGmax 値は $V_{BG}=0, -1[V]$ でほぼ変わらないが、Isubmax 値は Id 値が V_{BG} によって下がるので、 $V_{BG}=-1[V]$ の時には DDD, LDD2 構造とも下がる。最適な n_- 値を持つ DDD,

LDD2 構造において、 $V_{BG}=0, -1[V]$ とした時の I_d , HC 値などをまとめると Table 9 になる。 $V_{BG}=-1[V]$ の LDD2 構造は、 $V_{BG}=0[V]$ の DDD 構造に比べ、HC 値で 45% ほどの改善が見られるが、 I_d 値が 20% ほど大きく下がってしまう。文献 [1] によれば、「LDD 構造の n_- 層抵抗による I_d 値の減少分としては 10% まで許容できると仮定している」ので、 V_{BG} による I_d 値の減少分も 10% 程度とするのが望ましいと考える。 $V_{BG}=-0.5[V]$ とした時には、 $V_{BG}=0[V]$ の DDD 構造に比べて、 I_d 値の減少分がおよそ 10% となる。




Fig.23 V_G dependence of I_{sub} and HCG




Fig.24 HCGmax and I_{submax} for n_-

(DDD: $n_- = 2.25 \cdot 10^{18} [cm^{-3}]$, LDD2: $n_- = 2.1$; $V_{BG}=0, -1[V]$, $V_D=4.5[V]$, $t_{ox}=12[nm]$)

Table 9 Optimized DDD, LDD2 at $V_{BG}=0, -1[V]$ ($V_D=4.5[V]$, $V_G=2.5[V]$, $t_{ox}=12[nm]$)
($n_- [\times 10^{18} cm^{-3}]$, $|E_{xmax}| [\times 10^5 V/cm]$, HC $[\times 10^{19} cm^{-3}]$, $I_d, I_{submax} [mA]$,
 $V_{BG}, V_G [V]$, HCGmax $[\times 10^{-12} A]$; HCG=HC $\cdot 9.6132 \times 10^{-18} [A]$)

Type	V_{BG}	n_-	E_{xmax}	I_d	HC	$I_{submax} (V_G)$	HCGmax (V_G)
DDD	0.0	2.25	3.464	0.4324	0.6125	0.0295(2.25)	1.806(1.25)
LDD2	0.0	2.10	3.258	0.4330	0.2775	0.0268(2.50)	0.0925(1.50)
DDD	-1.0	2.25	3.496	0.3489	0.7274	0.0259(2.50)	2.156(1.25)
LDD2	-1.0	2.10	3.344	0.3498	0.3364	0.0235(2.50)	0.1014(1.50)

基板効果の 1 番の関心事である V_{th} 値について調べる。Fig.25a,b に DDD と LDD2 構造の $V_{BG}=-1[V]$ の時の I_d - V_G サブスレッショルド特性を示す。Fig.25a には $V_{BG}=0[V]$ の時の結果も併記してあるように、DDD 構造の時には基板効果によって V_{th} 値はほぼ変わらないが、LDD2 構造では V_{BG} により V_{th} 値が大きく上がる。Table 10 によれば、LDD2

構造で $V_{BG}=0[V]$ の時 $0.5265[V]$ だった V_{th} 値が、 $V_{BG}=-1[V]$ にすると $0.6638[V]$ にも上がる。 $V_{BG}=-0.5[V]$ では、その半分強の $0.6081[V]$ で、 $V_{th}=0.5 \pm 0.15[V]$ の目標特性を満たす。 g_m 値も $V_{BG}=-1[V]$ にすると、 10.02 から 16.90 へ上がる。このことから $V_{BG}=-0.5[V]$ の時に、 I_d 値は 10% 程度下がるが、基板効果は V_{th} 値の改善に大きく役立つ事が分かる。




Fig.25a V_{th} property for DDD

(By Aoki, $V_{BG}=-1[V]$, $V_D=4.5[V]$, DDD: $n_-=2.25$, LDD2: $n_-=2.10$ [$\cdot 10^{18} cm^{-3}$])




Fig.25b V_{th} property for LDD2

Table 10 V_{th}, g_m at $V_{BG}=0, -0.5, -1.0[V]$ ($V_D=4.5[V]$, $V_G=2.5[V]$, $tox=12[nm]$)

Type	V_{BG} [V]	n_- [$\times 10^{18} cm^{-3}$]	V_{th} by (8.2) [V]	g_m [$\times 10^{-8} A/V$]	I_d [mA]
DDD	0.0	2.25	0.4152	7.935	0.4324
LDD2	0.0	2.10	0.5265	10.02	0.4330
DDD	-0.5	2.25	0.4145	7.845	0.3847
LDD2	-0.5	2.10	0.6081	13.94	0.3856
DDD	-1.0	2.25	0.4115	7.875	0.3489
LDD2	-1.0	2.10	0.6638	16.90	0.3498

10 おわりに

エネルギーバランスを簡易的に組み込んだ拡張ドリフト拡散モデルでも、デバイス構造を最適化するための目安を与えることを示した。その際、ドレインアバランシェホットエレクトロンによるゲート電流 I_{gDAHC} に相当する HC 値が、 n_- 拡散層の n_- 最適値を見つけるた

めに有効である事が分かった。そして、ドレイン電圧 $V_D=4.5[V]$ 、ゲート電圧 $V_G=2.5[V]$ 、 SiO_2 酸化膜の厚さ $\text{tox}=12[\text{nm}]$ の下で、HC 値を使い n_- 値の最適化を行なったところ、次の結果を得た。

(1)DDD 構造では、HC が最小値となる n_- 値を最適値 ($n_-=2.25 \cdot 10^{18} \text{ cm}^{-3}$) と決める。LDD 構造の n_- 最適値 ($n_-=2.1 \cdot 10^{18} \text{ cm}^{-3}$) は、ドレイン電流 I_d 値を下げないという条件で、DDD 構造の最適値近くで HC 値が下がる方向に決める。この時、LDD2 構造 (スペーサ長 $\text{LSW}=0.055[\mu\text{m}]$) では DDD 構造に比べ、 Exmax 値を 5.9%下げ、HC 値を 54.7%下げることができる。しきい電圧 V_{th} については、短チャネル効果による V_{th} 値の減少を、DDD 構造の $V_{th}=0.4152[V]$ から LDD2 構造の $0.5265[V]$ へ改善できる。相互コンダクタンス g_m も 26%向上する。

(2)バックゲート電圧 $V_{BG}=-0.5[V]$ をかけることで、DDD, LDD 構造の n_- 最適値が変わる事はないが、 I_d 値は 10%程度下がり、 Exmax 値は 1%程度上がってしまう。この時、LDD2 構造では、 $\text{Exmax}=3.302 \cdot 10^5 \text{ V/cm}$ 、 $\text{HC}=0.3036 \cdot 10^{19} \text{ cm}^{-3}$ となり、 $V_{BG}=0[V]$ の DDD 構造に比べ、 Exmax 値を 4.7%下げ、HC 値を 50.4%下げる。この値は、LDD2 構造で $V_{BG}=0[V]$ の時より、 n_- 拡散層による改善を少し鈍くするが、 $V_{BG}=-0.5[V]$ とした LDD2 構造のしきい電圧 V_{th} は、 $0.6081[V]$ となり、 V_{th} 値を上げるのに大きく役立つ。 g_m は、さらに $V_{BG}=0[V]$ の DDD 構造に比べ、76%向上する。

参考文献

- [1] 小柳 光正著, サブミクロンデバイス II, 丸善, pp.121-128, pp.181-198, Jan.1987
- [2] E.Takeda, Y.Nakagome, H.Kume and S.Asai, New hot-carrier injection and device degradation in submicron MOSFET's, IEEE Proc., vol.130, Pt.1, pp.144-150, Jun.1983
- [3] 村田 健郎, 青木 孝, ドリフト・拡散諸モデルにおける I_d 収束プロファイルと事後誤差評価について, 第 25 回数値解析シンポジウム予稿集, pp.96-99, May.1996
- [4] 岸野 正剛, 小柳 光正著, VLSI デバイスの物理, 丸善, pp.156, Jul.1986
- [5] 香山 晋編, 超高速 MOS デバイス, 培風館, pp.35-36, Feb.1986
- [6] 壇 良編著, プロセス・デバイス・シミュレーション技術, 産業図書, pp.182-186, Mar.1988
- [7] S.Selberherr, MOS device modeling at 77 K, IEEE Tran. Electron Devices, vol.36, NO.8 pp.1464-1474, Aug.1989
- [8] 村田 健郎, CV 法と、手作り数値シミュレーションシステムの奨め (第 3 回)-移流拡散系の離散化: 特に指数法について-, 日本計算工学会, 計算工学 vol.3, No.4, pp.246-253, Dec.1998
- [9] 青木 孝, 村田 健郎, キャリヤ生成結合項が n-MOS デバイスの数値シミュレーション上に及ぼす影響と問題点, 情報処理学会研究報告 94-HPC-54-4, pp.23-30, Dec.1994
- [10] Y.Matsumoto, T.Higuchi, S.Sawada, S.Shinozaki and O.Ozawa, Optimized and reliable LDD structure for $1\mu\text{m}$ NMOSFET based on substrate current analysis, in IEDM Tech. Dig., pp.392-395, 1993
- [11] 青木 孝, n-MOS デバイス数値シミュレーションの基本技法, 神奈川大学大学院理学研究科 修士論文, pp.10, Mar.1995

[12] 大谷 修, コンピュータシミュレーションによるディープサブミクロン MOS 素子の最適化, 日立マイコン技法 vol.7, No.1, pp.21-28, 1993

青木 孝（正会員）〒 259-1293 神奈川県平塚市土屋 2946

1980 年茨城大学理学部物理学科卒。同年, 日立マイコンシステム (株) 入社。1987 年神奈川情報通信専門学校講師。1995 年神奈川大学大学院（理学研究科情報科学専攻）修士課程修了。同年, 神奈川大学理学部教務技術職員。数値シミュレーションの研究に従事。情報処理学会会員。

村田 健郎（正会員）〒 259-1293 神奈川県平塚市土屋 2946

1945 年東京帝国大学第二工学部航空原動機学科卒。1951 年東京大学理学部数学科卒。1954 年東京大学工学部講師。1960 年同助教授。同年, (株) 日立製作所入社。理学博士。1972 年同中央研究所技師長。1983 年図書館情報大学教授。1989 年神奈川大学理学部情報科学科教授。1997 年同非常勤講師。1999 年同総合理学研究所顧問。大型行列計算技法, 数値シミュレーションの研究に従事。情報処理学会名誉会員